JPS605407A - 磁気デイスクの書込み異常検出回路 - Google Patents
磁気デイスクの書込み異常検出回路Info
- Publication number
- JPS605407A JPS605407A JP11274083A JP11274083A JPS605407A JP S605407 A JPS605407 A JP S605407A JP 11274083 A JP11274083 A JP 11274083A JP 11274083 A JP11274083 A JP 11274083A JP S605407 A JPS605407 A JP S605407A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- output
- write
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は,磁気ディスク駆wljJ装置の制御回路に関
するもので.特により広範囲の異常を検出するのに好適
な磁気ディスクの書込み状態異常検出回路に関丁るもの
である。
するもので.特により広範囲の異常を検出するのに好適
な磁気ディスクの書込み状態異常検出回路に関丁るもの
である。
磁気ティスフ駆動装置は情報の記録を目的としておリイ
8頼性が最も大切である。そのために通常,駆wJ装置
の各種の異猟な検出するための回路が設けられているが
,そのうち書込み状態の異常検出回路が最も重要である
。
8頼性が最も大切である。そのために通常,駆wJ装置
の各種の異猟な検出するための回路が設けられているが
,そのうち書込み状態の異常検出回路が最も重要である
。
すなわち、書込み回路の故障は
(1)書込み状態でないのに、磁気ヘッドに電流が流れ
エディスフ上の既存のテークな壊したり、また、 (2)畳込み命令がきたのに、磁気ヘッドに電流が流れ
ずデータが誉き込まれない。
エディスフ上の既存のテークな壊したり、また、 (2)畳込み命令がきたのに、磁気ヘッドに電流が流れ
ずデータが誉き込まれない。
という不都合を住する。そこで書込み回路の故障を検出
したときには直ちに、ディスクへの書込みを禁止し、上
位のコントローラへ書込み回路の故障を@卸しなけれは
なうな−。
したときには直ちに、ディスクへの書込みを禁止し、上
位のコントローラへ書込み回路の故障を@卸しなけれは
なうな−。
従来よく用いられている書込み回路と書込み状態異常検
出回路を第1図に示−f0 第1図において、書込み回w!1蒐源スイッチ用トラン
ジスタ(以下、第1のトランジスタと称″f)1のコレ
クタは抵抗R5〜R8を介して書込み電流m動用トラン
ジスタ2および3(以下。
出回路を第1図に示−f0 第1図において、書込み回w!1蒐源スイッチ用トラン
ジスタ(以下、第1のトランジスタと称″f)1のコレ
クタは抵抗R5〜R8を介して書込み電流m動用トラン
ジスタ2および3(以下。
第2のトランジスタおよび第3のトランジスタと称す)
のエミッタとベースに接続されていると共に、電圧分圧
用抵抗R5、R4を介して接地されている。この電圧分
圧用抵抗R3,R4の接続点Pは、インバータ回路6を
介して排他的論理和回路7の一方の大刀側に接続されて
いる。
のエミッタとベースに接続されていると共に、電圧分圧
用抵抗R5、R4を介して接地されている。この電圧分
圧用抵抗R3,R4の接続点Pは、インバータ回路6を
介して排他的論理和回路7の一方の大刀側に接続されて
いる。
また、上記第1〜3のトランジスタの各々のベースには
、それぞれ抵抗R2、R9、R10を介して、オープン
コレクタ出力のドライバー回路151゜15、.153
が接続されている。さらに、上記第2゜第3のトランジ
スタ2,5のコレクタにはダイオード24を介して磁気
ヘッド16. 、16.が接続されている。
、それぞれ抵抗R2、R9、R10を介して、オープン
コレクタ出力のドライバー回路151゜15、.153
が接続されている。さらに、上記第2゜第3のトランジ
スタ2,5のコレクタにはダイオード24を介して磁気
ヘッド16. 、16.が接続されている。
なお、第1図の二点鎖線示の領域EはIC化した回路部
分を示し、丸印4〜I6は入力ビンを示す。
分を示し、丸印4〜I6は入力ビンを示す。
次に、上記書込み回路の動作にっ−て説明する。い捷、
書込み命令WGが来ると、ライト・ゲート巌9の電位が
LOWとなり、第1のトランジスタ1がONとなる。す
なわち、第1のトランジスタIKより、ライト時のみ書
込み回路に電圧を印加し、一方、リード時には電圧印加
を禁止するよう忙し、誤って磁気ヘッド16、。
書込み命令WGが来ると、ライト・ゲート巌9の電位が
LOWとなり、第1のトランジスタ1がONとなる。す
なわち、第1のトランジスタIKより、ライト時のみ書
込み回路に電圧を印加し、一方、リード時には電圧印加
を禁止するよう忙し、誤って磁気ヘッド16、。
16、に電流が流れることを防止[、ている。
このとき、複数個設けられた磁気ヘッド16.16、の
中から、必ず1つの愚見ヘッド−例えば161が選択さ
れ、選択された磁気ヘッドのヘッド中線15が接地され
ると共に、他の磁気ヘッド16、のヘッド中線14は電
源電圧VIJ?にプルアップされる。この状態で、記録
データ信号FDおよび該記録データ信号の否定信号FD
を受けたドライバー回路15. 、15.の出力により
第2゜第3のトランジスタ2.3を交互にOHさせると
、ダイオード24を通じ王上記選択された磁気ヘッド1
6.にライト電流が流れ、不図示のディスクにデータが
書込まれる。
中から、必ず1つの愚見ヘッド−例えば161が選択さ
れ、選択された磁気ヘッドのヘッド中線15が接地され
ると共に、他の磁気ヘッド16、のヘッド中線14は電
源電圧VIJ?にプルアップされる。この状態で、記録
データ信号FDおよび該記録データ信号の否定信号FD
を受けたドライバー回路15. 、15.の出力により
第2゜第3のトランジスタ2.3を交互にOHさせると
、ダイオード24を通じ王上記選択された磁気ヘッド1
6.にライト電流が流れ、不図示のディスクにデータが
書込まれる。
以上の書込み過程における理想的な書込み状態異常検出
は、実際に磁気ヘッドに流れる電流を検出することであ
るが1種々の制約により磁気ヘッドに流れる電流を直接
検出することはできない。
は、実際に磁気ヘッドに流れる電流を検出することであ
るが1種々の制約により磁気ヘッドに流れる電流を直接
検出することはできない。
そこで、従来の書込み状態異常検出回路では、第1図の
点8つまり第1のトランジスタ1のコレクタ電位を検出
することにょクエ異常状態の検出を行っている。すなわ
ちライト状態において、正常な場合はライト・ゲート線
9がり。0となり、第1のトランジスタ1がOIWする
ため点80′…4位がHighとなる。したかつ℃、適
当な抵抗R3、R4で分圧されたインバータ回路60入
力(すなわち1点Pの電位)もIh!Ihとなり、該イ
ンバータ回路の出力はL(DI)となる。
点8つまり第1のトランジスタ1のコレクタ電位を検出
することにょクエ異常状態の検出を行っている。すなわ
ちライト状態において、正常な場合はライト・ゲート線
9がり。0となり、第1のトランジスタ1がOIWする
ため点80′…4位がHighとなる。したかつ℃、適
当な抵抗R3、R4で分圧されたインバータ回路60入
力(すなわち1点Pの電位)もIh!Ihとなり、該イ
ンバータ回路の出力はL(DI)となる。
排他的論理和回路7にはライト・ゲート線9とインバー
タ回路6の出力が入力されており。
タ回路6の出力が入力されており。
正常時は上記のようKどちらの入力もLouThるので
その出力10はLOwと2!る。
その出力10はLOwと2!る。
このとき、もし第1のトランジスタの故障等により点8
の電位がL6 utの筐まVCなっ℃インバータ回路の
出力がHi$となった場合ライ)−ゲート線9からの入
力がLow、インバータ回路6からの入力がHigkと
なるため、排他的論理和回路7の出力10かHすhとな
り、異當を検出して異常検出信号ICEを出力する。
の電位がL6 utの筐まVCなっ℃インバータ回路の
出力がHi$となった場合ライ)−ゲート線9からの入
力がLow、インバータ回路6からの入力がHigkと
なるため、排他的論理和回路7の出力10かHすhとな
り、異當を検出して異常検出信号ICEを出力する。
反対に、リード状態におい又は、ライトケ〜)#i!?
がHすhであるので、第1のトランジスタ1はOFFし
ており1点8の′電位はLowとなる。
がHすhであるので、第1のトランジスタ1はOFFし
ており1点8の′電位はLowとなる。
したがって、第2 s 第3のトランジスタ2.3もO
FFとなり、ダイオード24の働きにより磁気ヘッドと
書込み回路は遮断状態となるので、磁気ヘッドにはライ
ト市、流は流れlzい。
FFとなり、ダイオード24の働きにより磁気ヘッドと
書込み回路は遮断状態となるので、磁気ヘッドにはライ
ト市、流は流れlzい。
このように、正常なリード状態では、点8の電位はLo
wとなっているのでインバータ回路6の出力はHi$と
なり、また、ライト・ゲート線9もHiφレベルである
。それ故に、排他的論理和回路702人力は共K Hi
gkとなり、該排他的論理和回路7の出力、jなわち異
常検知信号frCEはLOWとなり、正常である旨が表
示される。
wとなっているのでインバータ回路6の出力はHi$と
なり、また、ライト・ゲート線9もHiφレベルである
。それ故に、排他的論理和回路702人力は共K Hi
gkとなり、該排他的論理和回路7の出力、jなわち異
常検知信号frCEはLOWとなり、正常である旨が表
示される。
このとき 、もし第1のトランジスタ1の故障等により
1点8の電位がEilhVcなると、排他的論理和回路
7は、ライト・ゲート線9からの入力がBL!ih、イ
ンバータ回路6からの入力がLowとなるため、その出
力(異常検出回路) W CEがJiigkとなり異常
を検出することができる。
1点8の電位がEilhVcなると、排他的論理和回路
7は、ライト・ゲート線9からの入力がBL!ih、イ
ンバータ回路6からの入力がLowとなるため、その出
力(異常検出回路) W CEがJiigkとなり異常
を検出することができる。
以上述べた機能により、異常を検出″′f′ると。
ディスク駆動装置の制御回路(図示せず)はライト・ゲ
ート線9、ライトΦデータ線ii、i2および丁べての
ヘッド中線13 、 i4をHi、qhにして書込みを
禁止するとともに、1.き込み異常信号を出力し、異常
を上位のコントローラ(図示せず)に知らせる。
ート線9、ライトΦデータ線ii、i2および丁べての
ヘッド中線13 、 i4をHi、qhにして書込みを
禁止するとともに、1.き込み異常信号を出力し、異常
を上位のコントローラ(図示せず)に知らせる。
以上述べた従来の書込み状態異常検出回路は。
点8の電位を検出しているので、何らかの原因でライト
・データ線11および120片方もしくは両方が切断さ
れてしまった場合、あるいはアースに接地されてしまっ
た場合などは、異常ケ検出できないという欠点があった
。
・データ線11および120片方もしくは両方が切断さ
れてしまった場合、あるいはアースに接地されてしまっ
た場合などは、異常ケ検出できないという欠点があった
。
また、以上の回路をIC化した場合、第1図処示すよう
に点8の電位を検出するだめの新たな入力ピンI6が必
要であるという欠点があった。
に点8の電位を検出するだめの新たな入力ピンI6が必
要であるという欠点があった。
〔目的J
本発明は前述の欠点を除去するためになされたものであ
り、その目的は、より広範囲な異常が検出でき、またI
C化にも適した磁気ディスク駆動装置の書込み状態異常
検出回路を提供することにある。
り、その目的は、より広範囲な異常が検出でき、またI
C化にも適した磁気ディスク駆動装置の書込み状態異常
検出回路を提供することにある。
前記の目的を達成するために、本発明は2個の畳込み電
流駆動用トランジスタのベース電位を検出し、この検出
出力およびライトΦゲート信号を用いて論理演算するこ
とにより、書込み(ロ)路の異常を検出することを特徴
とする。
流駆動用トランジスタのベース電位を検出し、この検出
出力およびライトΦゲート信号を用いて論理演算するこ
とにより、書込み(ロ)路の異常を検出することを特徴
とする。
〔実施例〕
以下に1図面を参照して本発明の詳細な説明する。
第2図は本発明の一実施例を示す回路図であって1点線
で囲った異常検出回路23の他は、前記第1図の蓄込み
回路と同一である。
で囲った異常検出回路23の他は、前記第1図の蓄込み
回路と同一である。
上記異常検出回路26は排他的論理和回路7゜電圧コン
パレータ18. 、18. 、3人力NORゲート19
.ANDゲート20.NORゲート21゜しきい値電圧
VRXFの信号線22等で構成されている。
パレータ18. 、18. 、3人力NORゲート19
.ANDゲート20.NORゲート21゜しきい値電圧
VRXFの信号線22等で構成されている。
次忙上記実施例回路の動作を説明する。
正常な誓込み状態のとき、第1のトランジスタ1はON
となっており点8の電位はHigkになっている。この
ときライトφデータ線11および12は、ライト・デー
タに従い交互にLow 、 Higkをくり返すので、
コンパレータ1s、、 ts、 (7)出力も交互にL
ow 、 Hすhをくり返す。
となっており点8の電位はHigkになっている。この
ときライトφデータ線11および12は、ライト・デー
タに従い交互にLow 、 Higkをくり返すので、
コンパレータ1s、、 ts、 (7)出力も交互にL
ow 、 Hすhをくり返す。
故に、排他的論理和回路7の出力は常にHすhとなる。
このとき、ライト番ゲート線9の電位を入力とするイン
バータ回路17の出方はHigkであるから、このイン
バータ回路24の出方と前記排他的論理和回路7の出方
を入力とするANDゲート20の出力はMi$となる。
バータ回路17の出方はHigkであるから、このイン
バータ回路24の出方と前記排他的論理和回路7の出方
を入力とするANDゲート20の出力はMi$となる。
また、コンパレータ18I。
18、の出力およびインバータ回路24の出方を入力と
する3人力NORゲート19の出力は(、owとなる。
する3人力NORゲート19の出力は(、owとなる。
従って、前記ANDグー)20の出方と。
3人力NORゲート19の出力を入力とするNORゲー
ト21の出力は、常にLowとなる。
ト21の出力は、常にLowとなる。
もし、ライト・データ?s11および12の接地等の故
11HCより、コンパレータ18. 、1B、 +7)
出方が両方ともLow、あるいは両方ともEilkと
なったとすると、排他的論理和回路7の出力はLowと
なり、ANDゲート2oの出力もLovuとなる。
11HCより、コンパレータ18. 、1B、 +7)
出方が両方ともLow、あるいは両方ともEilkと
なったとすると、排他的論理和回路7の出力はLowと
なり、ANDゲート2oの出力もLovuとなる。
また、ライト・ゲート線9の電位を入力とするインバー
タ回路17の出力はHigh、従って、3人力NORゲ
ート19の出力はLowとなる。このため、ANI)ゲ
ート2017)出力と3人力N ORゲート19の出力
を入力とするN ORゲート21の出力がHiJAに変
わり、異常を検出できる。
タ回路17の出力はHigh、従って、3人力NORゲ
ート19の出力はLowとなる。このため、ANI)ゲ
ート2017)出力と3人力N ORゲート19の出力
を入力とするN ORゲート21の出力がHiJAに変
わり、異常を検出できる。
リード時は、ドライバー回路15!、 15.の出力は
オープンとなっており、ライ)−データ線11および1
2の電位ヲ調べるということは、従来例と同様に、第1
トランジスタ1のコレクター丁なわち、第2図の点8の
電位を調べ1いることにもなっている。
オープンとなっており、ライ)−データ線11および1
2の電位ヲ調べるということは、従来例と同様に、第1
トランジスタ1のコレクター丁なわち、第2図の点8の
電位を調べ1いることにもなっている。
回路が正常な場合は、点8の電位がLOWであるため、
コンパレータ181 g 181の出力は両方ともLO
Wであるが、インバータ回路17の出力がJ、owのた
め、3人力、N ORゲート1905人力はすべてJ、
ourとなって、該5人力NORゲートの出力はIh1
ルとなり、NORゲート21の出力はLoWとなる。
コンパレータ181 g 181の出力は両方ともLO
Wであるが、インバータ回路17の出力がJ、owのた
め、3人力、N ORゲート1905人力はすべてJ、
ourとなって、該5人力NORゲートの出力はIh1
ルとなり、NORゲート21の出力はLoWとなる。
このとき、第1のトランジスタ1の故障等により、その
コレクターすなわち、点8の電位がHLIAになると、
コンパレータ18. 、182の出力の両方もしくは片
方がHigkとなるので、3人力NORゲート19の出
力はLowとなる。丁なわち、明らかなように、NOR
ゲート210入力、つまりANDNOゲートの出力と3
人力NORゲート19の出力が共にJ、owとなるため
該NORゲート21の出力WCEがHすhとなって異常
を検出できる。
コレクターすなわち、点8の電位がHLIAになると、
コンパレータ18. 、182の出力の両方もしくは片
方がHigkとなるので、3人力NORゲート19の出
力はLowとなる。丁なわち、明らかなように、NOR
ゲート210入力、つまりANDNOゲートの出力と3
人力NORゲート19の出力が共にJ、owとなるため
該NORゲート21の出力WCEがHすhとなって異常
を検出できる。
以上の説明から明らかなように本発明によれば、2つの
書込み電流駆動用トランジスタのペース電位を検出し、
この検出出力およびライト書ゲー ト線の電位に基づい
又、 /31丁足の論理演算を実行するようにしたから
、従来検出していた異常はすべて検出できるのはもちろ
ん、さらに従来検出できなかったライト・データ線の切
断。
書込み電流駆動用トランジスタのペース電位を検出し、
この検出出力およびライト書ゲー ト線の電位に基づい
又、 /31丁足の論理演算を実行するようにしたから
、従来検出していた異常はすべて検出できるのはもちろ
ん、さらに従来検出できなかったライト・データ線の切
断。
接地という兵営をも、検出できるという効果が得られる
。また、異常検出のために特別な入力ビンを必要としな
いため、誉込み状態異常検出回路をICの内に組みこむ
ことができるという効果が得られる。
。また、異常検出のために特別な入力ビンを必要としな
いため、誉込み状態異常検出回路をICの内に組みこむ
ことができるという効果が得られる。
第1図は従来の畳込み状態異常検出回路の一例を示す回
路図、第2図は本発明による書込み状態異常検出回路の
一実施例の回路図である。 1.2.3・・・PNP )ランジスタロ、17・・・
インバータ回路 7・・・排他的論理和回路 15、、152. 15.・・・オープンコレクタのド
ライバー16、.16□・・・磁気ヘッド 18、.19□・・・電圧コンパレータ19・・・3人
力NORゲート 20・・・ANDゲート 21・・・NORゲート 25・・・異常検出回路 R1〜R12川抵抗
路図、第2図は本発明による書込み状態異常検出回路の
一実施例の回路図である。 1.2.3・・・PNP )ランジスタロ、17・・・
インバータ回路 7・・・排他的論理和回路 15、、152. 15.・・・オープンコレクタのド
ライバー16、.16□・・・磁気ヘッド 18、.19□・・・電圧コンパレータ19・・・3人
力NORゲート 20・・・ANDゲート 21・・・NORゲート 25・・・異常検出回路 R1〜R12川抵抗
Claims (1)
- (1) ライトゲート信号によりONとなる第1のトラ
ンジスタと、前記第1のトランジスタのコレクタに抵抗
を介してエミッタが接続され。 該第1のトランジスタがONとなったとき電圧の供給を
受け、記録データ信号忙より交互IfCON 、OFF
して磁気ヘッドにライト電流を供給する第2および第3
のトランジスタとよりなる磁気ディスクの書込み回路に
おいて。 前記第2および第3のトランジスタのベース電位を検出
する第1および第2の電位検出回路と、この第1および
第2の電位検出回路の検出出力および前記ライトゲート
信号の論理演算を行ない、その結果に基づいて異常を検
出する論理回路とを備えたことを特徴とする磁気ディス
クの書込み異常検出回路。 (21第1および第2の電位検出回路は、第2および第
3のトランジスタのベース電位を、予定のしきい値電圧
と比較する電圧コンノ(レータで構成されたことを特徴
とする特許 の範囲第1項記載の磁気ディスクの書込み異常検出回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11274083A JPS605407A (ja) | 1983-06-24 | 1983-06-24 | 磁気デイスクの書込み異常検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11274083A JPS605407A (ja) | 1983-06-24 | 1983-06-24 | 磁気デイスクの書込み異常検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS605407A true JPS605407A (ja) | 1985-01-12 |
Family
ID=14594358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11274083A Pending JPS605407A (ja) | 1983-06-24 | 1983-06-24 | 磁気デイスクの書込み異常検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS605407A (ja) |
-
1983
- 1983-06-24 JP JP11274083A patent/JPS605407A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5304935A (en) | Load driver and system with fault detection apparatus for providing a sequence of fault detection logic states | |
JP2514789B2 (ja) | 診断保護回路および診断保護方法 | |
JPH0522983B2 (ja) | ||
JPH0923688A (ja) | ブラシレスdcモータ用パワーダウン制動ラッチ | |
JP2002092805A (ja) | 書き込みヘッドにおけるコイルの故障を検出する回路及び方法 | |
US3810236A (en) | Data recording and verification system | |
US6952316B2 (en) | Open head detection circuit and method in a voltage or current mode driver | |
JPS605407A (ja) | 磁気デイスクの書込み異常検出回路 | |
US4558447A (en) | Self-testing facilities of off-chip drivers for processor and the like | |
JPS58161156A (ja) | 光デイスク装置 | |
US6489779B1 (en) | System and method for terminal short detection | |
US6353914B1 (en) | Preamp writer fault detection circuit | |
US3434156A (en) | Write verification for a recording system | |
JPH1166701A (ja) | 磁気記録装置及び磁気記録装置をコンピュータにより制御するプログラムを記録した記録媒体 | |
JPH0572646B2 (ja) | ||
US6304403B1 (en) | Multiple devices selected fault feature for data integrity in disc drive applications | |
JPH0142054Y2 (ja) | ||
JPS5998263A (ja) | 磁気デイスク制御装置診断方式 | |
JPS6125055Y2 (ja) | ||
JPS61269209A (ja) | 書込回路 | |
JP2814303B2 (ja) | 磁気ヘッド異常検出回路 | |
JPS59178616A (ja) | 磁気ヘツドの断線検出方式 | |
JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
JPH0765599A (ja) | 半導体記憶装置 | |
JPS6217855A (ja) | インタ−フエイス回路 |