JPS6053902B2 - 電子計算機の並列システム - Google Patents
電子計算機の並列システムInfo
- Publication number
- JPS6053902B2 JPS6053902B2 JP55082347A JP8234780A JPS6053902B2 JP S6053902 B2 JPS6053902 B2 JP S6053902B2 JP 55082347 A JP55082347 A JP 55082347A JP 8234780 A JP8234780 A JP 8234780A JP S6053902 B2 JPS6053902 B2 JP S6053902B2
- Authority
- JP
- Japan
- Prior art keywords
- slave
- main
- buffer memory
- data
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
この発明は一方の電子計算機が主系として稼動し、他方
の電子計算機が従系として稼動する電子計算機の並列シ
ステムに関するものである。
の電子計算機が従系として稼動する電子計算機の並列シ
ステムに関するものである。
第１図は従来の電子計算機の並列システムを示すブロッ
ク図である。同図において、１は主系の入力装置、２は
従来の入力装置、３はこの主系の入力装置１を専用装置
とする主系電子計算機、４はこの従来の入力装置２を専
用装置とする従系電子計算機である。次に、上記構成に
係る電子計算機の並列システムの動作について説明する
。
ク図である。同図において、１は主系の入力装置、２は
従来の入力装置、３はこの主系の入力装置１を専用装置
とする主系電子計算機、４はこの従来の入力装置２を専
用装置とする従系電子計算機である。次に、上記構成に
係る電子計算機の並列システムの動作について説明する
。
まず、主系の入力装置１で前処理された情報は主系電子
計算機３に入力する。
計算機３に入力する。
そして、この主系電子計算機３はこの入力された情報を
用いてデータ処理を行なう。同様にして、従系の入力装
置２で前処理された情報は従系電子計算機４に入力する
。そして、この従系電子計算機４はこの入力された情報
を用いてデータ処理を行なう。第２図は従来の電子計算
機の並列システムを示す他のブロック図である。
用いてデータ処理を行なう。同様にして、従系の入力装
置２で前処理された情報は従系電子計算機４に入力する
。そして、この従系電子計算機４はこの入力された情報
を用いてデータ処理を行なう。第２図は従来の電子計算
機の並列システムを示す他のブロック図である。
同図において、５は主・系電子計算機３に設け、主系の
入力装置１からの入力データを蓄積する第１主系用蓄積
領域、６は主系電子計算機３に設け、従系の入力装置２
からの入力データを蓄積する第１従系用蓄積領域、７は
従系電子計算機４に設け、主系の入力装置１か；らの入
力データを蓄積する第２主系用蓄積領域、８は従系電子
計算機４に設け、従系の入力装置２からの入力データを
蓄積する第２従系用蓄積領域である。次に、上記構成に
係る電子計算機の並列システムの動作について説明する
。まず、主系の入力装置１からの入力データは第１主系
用蓄積領域５および第２主系用蓄積領域７に与えられる
。
入力装置１からの入力データを蓄積する第１主系用蓄積
領域、６は主系電子計算機３に設け、従系の入力装置２
からの入力データを蓄積する第１従系用蓄積領域、７は
従系電子計算機４に設け、主系の入力装置１か；らの入
力データを蓄積する第２主系用蓄積領域、８は従系電子
計算機４に設け、従系の入力装置２からの入力データを
蓄積する第２従系用蓄積領域である。次に、上記構成に
係る電子計算機の並列システムの動作について説明する
。まず、主系の入力装置１からの入力データは第１主系
用蓄積領域５および第２主系用蓄積領域７に与えられる
。
一方、従系の入力装置２からの入力データは第１従系用
蓄積領域６および第２従系用蓄積領域８に与えられる。
そして、例えば主系の入力装置１が故障した場合に、主
系電子計算機３は入力データを第１従系用蓄積領域６か
ら取り出してデータ処理を行なう。また、主系電子計算
機３が故障した場合には従系電子計算機４が入力データ
を第２従系用蓄積領域８から取り出してデータ処理を行
なう。同様にして、従系の入力装置２が故障した場合、
あるいは従系電子計算機４が故障した場合にもデータ処
理を行なうことができる。しかしながら、従来の電子計
算機の並列システムは特に第１図に示す場合は主系の入
力装置１が故障した場合に、主系電子計算機３はデータ
処理ができなくなる。
蓄積領域６および第２従系用蓄積領域８に与えられる。
そして、例えば主系の入力装置１が故障した場合に、主
系電子計算機３は入力データを第１従系用蓄積領域６か
ら取り出してデータ処理を行なう。また、主系電子計算
機３が故障した場合には従系電子計算機４が入力データ
を第２従系用蓄積領域８から取り出してデータ処理を行
なう。同様にして、従系の入力装置２が故障した場合、
あるいは従系電子計算機４が故障した場合にもデータ処
理を行なうことができる。しかしながら、従来の電子計
算機の並列システムは特に第１図に示す場合は主系の入
力装置１が故障した場合に、主系電子計算機３はデータ
処理ができなくなる。
同様に、主系電子計算機３が故障した場合には主系の入
力装置１は使用できなくなる。さらに、主系の入力装置
１が正常でも、外部からの受信データの一部が異常の場
合には主系電子計算機３は入力データの処理ができなく
なる。また、従系の入力装置２および従系電子計算機４
がそれぞれ故障した場合には同様にデータ処理ができず
、あるいは使用できなくなる。また、第２図に示す場合
には、主系の入力装置１および従系の入力装置２が正常
でも、外部からの受信データの一部が主系の入力装置１
に対しては異常．で、従系の入力装置２に対しては正常
の場合がある。したがつて主系電子計算機３は主系の入
力装置１から正常に与えられた入力データについては第
１主系用蓄積領域５から入力データを取り出してデータ
処理を行ない主系の入力装置１では異常こであるが、従
系の入力装置２では正常な入力データにつ．いては第１
従系用蓄積領域６から入力データを取り出してデータ処
理を行なう必要があるが、この処理に多大の計算機時間
を必要とする欠点があつた。
４したがつて、この発明の目的は主系の入力装
置、従系の入力装置、主系電子計算機、および従系電子
計算機のいずれか１つが故障しても、データ処理を連続
的に行なうことができ、しかも外部からの受信データの
一部にデータ異常があつても、正常な入力データを用い
てデータ処理を行なうことができる電子計算機の並列シ
ステムを提供するものである。このような目的を達成す
るため、この発明は主系の入力装置から与えられる受信
時刻を付加した入力データを蓄積する第１主系用バッフ
ァメモリおよび第２主系用バッファメモリと、従系の入
力装置から与えられる受信時刻を付加した入カデー）夕
を蓄積する第１従系用バッファメモリおよび第２従系用
バッファメモリと、第１主系用バッファメモリの内容と
第１従系用バッファメモリの内容とを時系列に照合し、
一致したときに一方の入力データを出力する第１照合装
置と、第２主系用バ・ツフアメモリの内容と第２従系用
バッファメモリの内容とを時系列に照合し、一致したと
きに、一方の入力データを出力する第２照合装置と、第
１照合装置の出力データおよび第２照合装置の出力デー
タをそれぞれ蓄積し、かつ主系電子計算機お−よび従系
電子計算機が共通に読み書きできる主系共有メモリおよ
び従系共有メモリとを備えるものであり、以下実施例を
用いて詳細に説明する。
力装置１は使用できなくなる。さらに、主系の入力装置
１が正常でも、外部からの受信データの一部が異常の場
合には主系電子計算機３は入力データの処理ができなく
なる。また、従系の入力装置２および従系電子計算機４
がそれぞれ故障した場合には同様にデータ処理ができず
、あるいは使用できなくなる。また、第２図に示す場合
には、主系の入力装置１および従系の入力装置２が正常
でも、外部からの受信データの一部が主系の入力装置１
に対しては異常．で、従系の入力装置２に対しては正常
の場合がある。したがつて主系電子計算機３は主系の入
力装置１から正常に与えられた入力データについては第
１主系用蓄積領域５から入力データを取り出してデータ
処理を行ない主系の入力装置１では異常こであるが、従
系の入力装置２では正常な入力データにつ．いては第１
従系用蓄積領域６から入力データを取り出してデータ処
理を行なう必要があるが、この処理に多大の計算機時間
を必要とする欠点があつた。
４したがつて、この発明の目的は主系の入力装
置、従系の入力装置、主系電子計算機、および従系電子
計算機のいずれか１つが故障しても、データ処理を連続
的に行なうことができ、しかも外部からの受信データの
一部にデータ異常があつても、正常な入力データを用い
てデータ処理を行なうことができる電子計算機の並列シ
ステムを提供するものである。このような目的を達成す
るため、この発明は主系の入力装置から与えられる受信
時刻を付加した入力データを蓄積する第１主系用バッフ
ァメモリおよび第２主系用バッファメモリと、従系の入
力装置から与えられる受信時刻を付加した入カデー）夕
を蓄積する第１従系用バッファメモリおよび第２従系用
バッファメモリと、第１主系用バッファメモリの内容と
第１従系用バッファメモリの内容とを時系列に照合し、
一致したときに一方の入力データを出力する第１照合装
置と、第２主系用バ・ツフアメモリの内容と第２従系用
バッファメモリの内容とを時系列に照合し、一致したと
きに、一方の入力データを出力する第２照合装置と、第
１照合装置の出力データおよび第２照合装置の出力デー
タをそれぞれ蓄積し、かつ主系電子計算機お−よび従系
電子計算機が共通に読み書きできる主系共有メモリおよ
び従系共有メモリとを備えるものであり、以下実施例を
用いて詳細に説明する。
第３図はこの発明に係る電子計算機の並列システムの一
実施例を示すブロック図である。同図において、９は主
系の入力装置１から与えられる受信時刻を付加した入力
データを蓄積する第１主系用バッファメモリ、１０は従
系の入力装置２から与えられる受信時刻を付加した入力
データを蓄積する第１従系用バッファメモリ、１１は主
系の入力装置１から与えられる受信時刻を付加した入力
データを蓄積する第２主系用バッファメモｌ八１２は従
系の入力装置２から与えられる受信時刻を付加した入力
データを蓄積する第２従系用バッファメモリ、１３は第
１主系用バッファメモリ９の内容と第１従系用バッファ
メモリ１０の内容とを時系列に照合し、内容が一致した
とき、一方の入力データを出力し、内容が不一致のとき
にはそのまま入力データを出力する第１照合装置、１４
は第２主系用バッファメモリ１１の内容と第２従系用バ
ッファメモリ１２の内容とを時系列に照合し、内容が一
致したとき、一方の入力データを出力し、内容が不一致
のときにはそのまま入力データを出力する第２照合装置
、１５は第１照合装置１３から出力するデータを蓄積す
る主系共有メモリ、１６は第２照合装置１４から出力す
るデータを蓄積する従系共有メモリである。次に、上記
構成に係る電子計算機の並列システムの動作について説
明する。
実施例を示すブロック図である。同図において、９は主
系の入力装置１から与えられる受信時刻を付加した入力
データを蓄積する第１主系用バッファメモリ、１０は従
系の入力装置２から与えられる受信時刻を付加した入力
データを蓄積する第１従系用バッファメモリ、１１は主
系の入力装置１から与えられる受信時刻を付加した入力
データを蓄積する第２主系用バッファメモｌ八１２は従
系の入力装置２から与えられる受信時刻を付加した入力
データを蓄積する第２従系用バッファメモリ、１３は第
１主系用バッファメモリ９の内容と第１従系用バッファ
メモリ１０の内容とを時系列に照合し、内容が一致した
とき、一方の入力データを出力し、内容が不一致のとき
にはそのまま入力データを出力する第１照合装置、１４
は第２主系用バッファメモリ１１の内容と第２従系用バ
ッファメモリ１２の内容とを時系列に照合し、内容が一
致したとき、一方の入力データを出力し、内容が不一致
のときにはそのまま入力データを出力する第２照合装置
、１５は第１照合装置１３から出力するデータを蓄積す
る主系共有メモリ、１６は第２照合装置１４から出力す
るデータを蓄積する従系共有メモリである。次に、上記
構成に係る電子計算機の並列システムの動作について説
明する。
まず、主系電子計算機３がオンラインで動作しており、
主系共有メモリ１５に蓄積されている入力データを用い
てデータ処理を行なつている。
主系共有メモリ１５に蓄積されている入力データを用い
てデータ処理を行なつている。
そして、主系の入力装置１は外部から入力データを受信
したときに、その受信時刻を主系共有メモリ１５から読
み取つて、受信時刻を付加した入力データを第１主系バ
ッファメモリ９および第２主系バッファメモリ１１に与
える。同様に、従系の入力装置２は外部から入力データ
を受信したときに、その受信時刻を従系共有メモリ１６
から読み取つて、受信時刻を付加した入力データを第１
従系バッファメモリ１０および第２従系バッファメモリ
１２に与える。ここで第１主系バッファメモリ９，第２
主系バッファメモリ１０，第１従系バッファメモリ１１
，および第２従系バッファメモリ１２におけるデータの
蓄積にはキューテーブル方式か採用され、蓄積領域の大
きさをｎとすると、１番目， ・・ｎ番目に入力され
たデータはそのまま蓄積領域の１・・・・・ｎに蓄積さ
れ、（ｎ＋１）番目，（ｎ＋２）番目・・・・・・に入
力されたデータは蓄積領域１，２，・・・・に蓄積され
る。そして、第１照合装置１３は第１主系用バッファメ
モリ９の内容と第１従系用バッファメモリ１０の内容と
を時系列にチェックし、内容が一致した入力データはそ
の一方の入力データを主系共有メモリ１５に蓄積し、内
容が一致しない入力データはそのまま主系共有メモリ１
５に蓄積される。同様に、第２照合装置１４は第２主系
用バッファメモリ１１の内容と第２従系用バッファメモ
リ１２の内容とを時系列にチェックし、内容が一致した
入力データはその一方の入力データを従系共有メモｌ川
６に蓄積し、内容が一致しない入力データはぞのまま従
系共有メモリ１６に蓄積される。次に、このような状態
において、主系の入力装置１または第１主系用バッファ
メモリ９あるいは第１従系用バッファメモリ１０が故障
した場合には主系電子計算機３は現状のまま、主系共有
メモリ１５のデータを用いて、データ処理を行なう。ま
た、第１照合装置１３または主系共有メモリ１５が故障
した場合には、主系電子計機３はこの故障を検知し、直
ちに入力データを従系共有メモリ１６から取り出して、
データ処理を継続する。この場合、従系共有メモリ１６
の入力データは受信時刻が付加されているので、次に処
理すべき受信時刻を有する入力データを従系共有メモリ
１６から取り出して、データ処理を行なうことができる
。さらに、外部から主系の入力装置１に入力される入力
データの一部に異常があり、対応するデータが従系の入
力装置２には正常に入力されている場・合には第１照合
装置１３が従系の入力装置２から与えられる正常な入力
データを主系共有メモリ１５に蓄積することができ、主
系電子計算機３は正常にデータ処理を行なうことができ
る。さらに、この状態で主系電子計算機３が故障した場
合、従系電子計算機４がこれを検知し、直ちに入力デー
タを従系共有メモリ１６から取り出してデータ処理を行
なう。この場合も、従系共有メモリ１６から取り出した
入力データには受信時刻が付加されているので、データ
処理が継続されて、入力データの欠損は発生しない。ま
た、上記故障時における切換えは全てプログラム手段に
よつて簡単に行なうことができるので、ハード構成にお
いて特別な手段を用いることはなく、システムの信頼度
を向上させることができる。なお、以上の実施例におい
ては電子計算機３を主系とし、電子計算機４を従系とし
たが、電子計算機４を主系とし、電子計算機３を従系と
して、データ処理を行なつてもよいことはもちろんであ
る。
したときに、その受信時刻を主系共有メモリ１５から読
み取つて、受信時刻を付加した入力データを第１主系バ
ッファメモリ９および第２主系バッファメモリ１１に与
える。同様に、従系の入力装置２は外部から入力データ
を受信したときに、その受信時刻を従系共有メモリ１６
から読み取つて、受信時刻を付加した入力データを第１
従系バッファメモリ１０および第２従系バッファメモリ
１２に与える。ここで第１主系バッファメモリ９，第２
主系バッファメモリ１０，第１従系バッファメモリ１１
，および第２従系バッファメモリ１２におけるデータの
蓄積にはキューテーブル方式か採用され、蓄積領域の大
きさをｎとすると、１番目， ・・ｎ番目に入力され
たデータはそのまま蓄積領域の１・・・・・ｎに蓄積さ
れ、（ｎ＋１）番目，（ｎ＋２）番目・・・・・・に入
力されたデータは蓄積領域１，２，・・・・に蓄積され
る。そして、第１照合装置１３は第１主系用バッファメ
モリ９の内容と第１従系用バッファメモリ１０の内容と
を時系列にチェックし、内容が一致した入力データはそ
の一方の入力データを主系共有メモリ１５に蓄積し、内
容が一致しない入力データはそのまま主系共有メモリ１
５に蓄積される。同様に、第２照合装置１４は第２主系
用バッファメモリ１１の内容と第２従系用バッファメモ
リ１２の内容とを時系列にチェックし、内容が一致した
入力データはその一方の入力データを従系共有メモｌ川
６に蓄積し、内容が一致しない入力データはぞのまま従
系共有メモリ１６に蓄積される。次に、このような状態
において、主系の入力装置１または第１主系用バッファ
メモリ９あるいは第１従系用バッファメモリ１０が故障
した場合には主系電子計算機３は現状のまま、主系共有
メモリ１５のデータを用いて、データ処理を行なう。ま
た、第１照合装置１３または主系共有メモリ１５が故障
した場合には、主系電子計機３はこの故障を検知し、直
ちに入力データを従系共有メモリ１６から取り出して、
データ処理を継続する。この場合、従系共有メモリ１６
の入力データは受信時刻が付加されているので、次に処
理すべき受信時刻を有する入力データを従系共有メモリ
１６から取り出して、データ処理を行なうことができる
。さらに、外部から主系の入力装置１に入力される入力
データの一部に異常があり、対応するデータが従系の入
力装置２には正常に入力されている場・合には第１照合
装置１３が従系の入力装置２から与えられる正常な入力
データを主系共有メモリ１５に蓄積することができ、主
系電子計算機３は正常にデータ処理を行なうことができ
る。さらに、この状態で主系電子計算機３が故障した場
合、従系電子計算機４がこれを検知し、直ちに入力デー
タを従系共有メモリ１６から取り出してデータ処理を行
なう。この場合も、従系共有メモリ１６から取り出した
入力データには受信時刻が付加されているので、データ
処理が継続されて、入力データの欠損は発生しない。ま
た、上記故障時における切換えは全てプログラム手段に
よつて簡単に行なうことができるので、ハード構成にお
いて特別な手段を用いることはなく、システムの信頼度
を向上させることができる。なお、以上の実施例におい
ては電子計算機３を主系とし、電子計算機４を従系とし
たが、電子計算機４を主系とし、電子計算機３を従系と
して、データ処理を行なつてもよいことはもちろんであ
る。
また、システムは二重で構成したが、多重の場合あるい
は業務分担して処理する負荷分散システムの場合にも同
様に適用できることはもちろんである。以上、詳細に説
明したように、この発明に係る電子計算機の並列システ
ムによればシステムの切換え時にデータの欠損が生ずる
ことがなく、信頼性を大幅に向上することができる効果
がある。
は業務分担して処理する負荷分散システムの場合にも同
様に適用できることはもちろんである。以上、詳細に説
明したように、この発明に係る電子計算機の並列システ
ムによればシステムの切換え時にデータの欠損が生ずる
ことがなく、信頼性を大幅に向上することができる効果
がある。
第１図および第２図はそれぞれ従来の電子計算機の並列
システムを示すブロック図、第３図はこの発明に係る電
子計算機の並列システムの一実施例を示すブロック図で
ある。 １・・・・・主系の入力装置、２・・・・・従来の入力
装置、３・・・・・・主系電子計算機、４・・・ ・・
・従系電子計算機、５・・・・・・第１主系用蓄積領域
、６・・・・・・第１従系用蓄積領域、７・・・・・・
第２主系用蓄積領域、８・・・・・・第２従系用蓄積領
域、９・・・・・・第１主系用バッファメモリ、１０・
・・・・・第１従系用バッファメモリ、１１・・・・・
・第２主系用バッファメモＩ八１２・・・・・・第２従
系用バッファメモリ、１３・・・・・・第１照合装置、
１４・・・・・・第２照合装置、１５・・・・・主系共
有メモリ、１６・・・・・従系共有メモ１几なお、図中
、同一符号は同一または相当符号を示す。
システムを示すブロック図、第３図はこの発明に係る電
子計算機の並列システムの一実施例を示すブロック図で
ある。 １・・・・・主系の入力装置、２・・・・・従来の入力
装置、３・・・・・・主系電子計算機、４・・・ ・・
・従系電子計算機、５・・・・・・第１主系用蓄積領域
、６・・・・・・第１従系用蓄積領域、７・・・・・・
第２主系用蓄積領域、８・・・・・・第２従系用蓄積領
域、９・・・・・・第１主系用バッファメモリ、１０・
・・・・・第１従系用バッファメモリ、１１・・・・・
・第２主系用バッファメモＩ八１２・・・・・・第２従
系用バッファメモリ、１３・・・・・・第１照合装置、
１４・・・・・・第２照合装置、１５・・・・・主系共
有メモリ、１６・・・・・従系共有メモ１几なお、図中
、同一符号は同一または相当符号を示す。
Claims (1)
- 【特許請求の範囲】 １ 一方が主系で、他方が従系として稼動する電子計算
機の並列システムにおいて、主系の入力装置から与えら
れる受信時刻を付加した入力データを蓄積する第１主系
用バッファメモリおよび第２主系用バッファメモリと、
従系の入力装置から与えられる受信時刻を付加した入力
データを蓄積する第１従系用バッファメモリおよび第２
従系用バッファメモリと、第１主系用バッファメモリの
内容と第１系用バッファメモリの内容とを時系列に照合
し、一致したときに、一方の入力データを出力する第１
照合装置と、第２主系用バッファメモリの内容と第２従
系用バッファメモリの内容とを時系列に照合し、一致し
たときに、一方の入力データを出力する第２照合装置と
、第１照合装置の出力データおよび第２照合装置の出力
データをそれぞれ蓄積し、かつ主系電子計算機および従
系電子計算機が共通に読み書きできる主系共有メモリお
よび従系共有メモリとを備えることを特徴とする電子計
算機の並列システム。 ２ 第１主系用バッファメモリ、第２主系用バッファメ
モリ、第１従系用バッファメモリ、第２従系用バッファ
メモリおよび主系共有メモリ、従系共有メモリにおける
データの蓄積にキューテーブル方式を用いることを特徴
とする特許請求の範囲第１項記載の電子計算機の並列シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55082347A JPS6053902B2 (ja) | 1980-06-17 | 1980-06-17 | 電子計算機の並列システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55082347A JPS6053902B2 (ja) | 1980-06-17 | 1980-06-17 | 電子計算機の並列システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS578868A JPS578868A (en) | 1982-01-18 |
| JPS6053902B2 true JPS6053902B2 (ja) | 1985-11-27 |
Family
ID=13772028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55082347A Expired JPS6053902B2 (ja) | 1980-06-17 | 1980-06-17 | 電子計算機の並列システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053902B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196364A (en) * | 1981-05-27 | 1982-12-02 | Hitachi Ltd | Free-running dual control system |
| JPS6113363A (ja) * | 1984-06-29 | 1986-01-21 | Japanese National Railways<Jnr> | 多重系デ−タ処理装置の同期入力回路 |
| US4713757A (en) * | 1985-06-11 | 1987-12-15 | Honeywell Inc. | Data management equipment for automatic flight control systems having plural digital processors |
| US5086499A (en) * | 1989-05-23 | 1992-02-04 | Aeg Westinghouse Transportation Systems, Inc. | Computer network for real time control with automatic fault identification and by-pass |
| JPH086854A (ja) * | 1993-12-23 | 1996-01-12 | Unisys Corp | アウトボードファイルキャッシュ外部処理コンプレックス |
-
1980
- 1980-06-17 JP JP55082347A patent/JPS6053902B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS578868A (en) | 1982-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960006504B1 (ko) | 파이프 라인 패키트 버스에 요구 및 응답을 큐하기 위한 장치 | |
| US7380245B1 (en) | Technique for detecting corruption associated with a stack in a storage device | |
| JPS58501602A (ja) | マルチプロセッサ・コンピュ−タシステム | |
| US6279120B1 (en) | Method for storing computer status data given a malfunction that requires a subsequent restarting of the computer | |
| JPS6053902B2 (ja) | 電子計算機の並列システム | |
| JPH03256146A (ja) | 並列動作型データベース管理方式 | |
| AU750613B2 (en) | Synchronisation and/or data exchange method for secure, fault-tolerant computers and corresponding device | |
| JPS6052458B2 (ja) | 二重化した計算機制御システム | |
| US5446892A (en) | Method of and apparatus for re-allocating programs in a distributed programming system | |
| JPH03219360A (ja) | マルチプロセッサ制御方式 | |
| JP2778343B2 (ja) | 監視制御装置 | |
| JPH0381181B2 (ja) | ||
| JPS61165160A (ja) | バス制御方式 | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JPS6218059B2 (ja) | ||
| JP3357958B2 (ja) | データ処理装置 | |
| JPS60189002A (ja) | 多重化制御装置 | |
| JPH02139642A (ja) | 事象ログデータの２重記憶検出方式 | |
| JP2983221B2 (ja) | メモリ構成設定方法 | |
| JPS60191356A (ja) | 多重デ−タ処理システム | |
| JPS62191929A (ja) | 有償ソフトウエアロツク方式 | |
| JPS61100036A (ja) | ２重化システムデ−タ受信処理方式 | |
| JPS62242287A (ja) | Ｉｃカ−ド | |
| JPS6143739B2 (ja) |