JPS605380Y2 - 演算装置へのリセット回路 - Google Patents

Description

【考案の詳細な説明】 本考案はディジタル演算装置、特にマイクロコンピュー
タのリセット回路に関する。

マイクロコンピュータはレギュレータより供給される規
定電圧（例えば５ｖ）の±５％または１０％の範囲でな
いと動作が保証されないために、電源の投入及び遮断時
にこの範囲以外でリセットが解除されると誤動作を生じ
る。

そして規定電圧が供給されてからも、内部の発振が安定
してから数マシンサイクルはリセットされていないと、
初期リセットが完全になされないためやはり誤動作を発
生する。

このため従来より、リセット端子に遅延回路を接続し電
源投入にて急峻に立上がるレギュレータの出力電位を遅
延させ、電圧がスレッショルドに達したときにリセット
を解除するよう構成している。

このとき遅延回路の時定数はマイクロコンピュータが規
定電圧を供給されてからリセットによって安定状態へ移
行するのに充分な時間が確保されるように設定されてい
る。

このように遅延回路を使用した場合に電源電圧の立上が
り時定数は遅延回路の時定数より小さいことが必須条件
となる。

しかしながら自動販売機で演算装置をマイクロコンピュ
ータで構成した場合に、例えばスライダックを使用して
電源電圧を徐々に立上がらせる不正が行われると、マイ
クロコンピュータにレギュレータより規定電圧が供給さ
れる前にリセットが解除されることがあり、このときマ
イクロコンピュータは自動販売機本体制御部に誤って制
御信号を出力してしまい商品または硬貨を払出す不具合
があった。

上記点より本考案は、電源投入により電源回路の電圧が
上昇して、レギュレータがマイクロコンピュータへ規定
電圧を供給するようになったときにリセットを解除する
ことで、リセット動作を安定させるものである。

そして電源投入によるレギユレータの入力側電位の急峻
な立上がりに対しマイクロコンピュータの初期リセット
に必要な期間を確保すると共に、電源遮断時には遅延回
路のコンデンサを速やかに放電される素子を設けて電源
電圧の立下がりに対しては直ちにマイクロコンピュータ
をリセットするものである。

以下自動販売機のシステムに適用した場合で本考案の一
実施例を詳述する。

自動販売機の場合に、その構成は投入金額演算、販売可
能判定そして釣銭演算等の演算処理を行って自動販売機
を制御するディジタル演算装置と、これによる制御の下
で商品送出或いは釣銭払出等を行う駆動装置とから戊っ
ている。

第１図で電源端子７より供給される商用電源はトランス
８により降圧されて、整流回路９を通しレギュレータ１
，２に電圧Ｅ□。

Ｒ２が供給され、レギュレータ１，２では夫々安定化が
なされて安定化電圧Ｂ３は駆動装置に供給され安定化型
ＩＥＥ、はディジタル演算装置３に供給される。

そしてレギュレータ２の入力側には、電源投入時に急峻
に立上がるレギュレータ２の入力側電位Ｅ２を抵抗Ｒ１
との時定数で遅延させるコンデンサ５と、コンデンサ５
の放電用のダイオード６と、抵抗Ｒ１，Ｒ５とから成る
電圧検出回路部１０が接続されている。

またレギュレータ１の出力側には抵抗Ｒ６を通して、電
圧比較回路４と、定電圧ダイオード１１及び抵抗Ｒ２，
Ｒ３から戊る基準電圧発生回路部１２が接続されている
。

そして電圧比較回路４の基準入力端子は抵抗Ｒ２，Ｒ３
の接続点に接続され、比較入力端子は抵抗Ｒ１Ｒ５の接
続点に接続されて、比較入力端子の検出電圧■ユが基準
入力端子の基準電圧ｖ８を上回ると高レベルの信号を演
算装置３のリセット端子に出力するように構成されてい
る。

上記構成で電源が投入されると電源電圧Ｅ１は急峻に立
上がるために、レギュレータ１の出力側電位Ｅ３も直ち
に安定領域に移行し安定化電圧Ｖ３を出力して電圧比較
回路４は動作を開始すると共に、定電圧ダイオード１１
のツェナー電圧■２を抵抗Ｒ２，Ｒ３とにより分割した
電圧■８が基準電圧として基準入力端子に入力する。

一方、電源電圧Ｅ２も急峻に立上がるが、コンデンサ５
の端子電圧■。

は抵抗Ｒ１との時定数により徐々に上昇する。

したがって電源投入直後、■ｏを抵ｔｙＴＬｔ Ｒ５と
により分割した検出電圧ｖａは基準電圧Ｖ、より低いた
め電圧比較回路４は低レベルの信号を出力して演算装置
３をリセット状態にする。

しかしてＲ２が上昇してレギュレータ２がディジタル演
算装置３の動作保証電圧であるＥ、を供給するのに充分
な電圧値に達し、それに伴い■。

が上昇して検出電圧Ｖユが基準電圧■、を上回ると、電
圧比較回路４は高レベルの信号を出力して演算装置３の
リセット状態を解除する。

第２図は各部の電圧波形を示し、電源投入により電源室
ＢＥＥ２は急峻に立上がりレギュレータ２が演算装置３
へ規定電圧を供給するのに充分な電圧にまでＲ２が達す
ると、レギュレータ２より演算装置３に規定の安定化電
圧Ｖ４が供給される。

しかしながら演算装置３は電圧■、が供給されてもリセ
ットにより安定状態へ移行するのに更に１０ｒｒＬｓ位
必要で１１点以後でしか正常に動作を開始しないために
、検出電圧■ユが基準電圧■、を越える時点はｔ１以降
となるようにコンデンサ５及び抵抗Ｒ□による時定数は
設定されている。

しかして１２点で電源端子７の電源が遮断されると電源
電圧は急速に下降し、レギュレータ２の入力側電位Ｅ２
がＶ２を割る４３点ではコンデンサ５がダイオード６を
通し瞬時に放電するため、電位Ｅ２の抵’ＭＥ１ｔ Ｒ
ｕ Ｒ５による分割電圧で示される検出電圧ｖａはＲ２
に追随して急激に低下する。

したがって検出電圧■８はコンデンサ５及び抵抗Ｒ□に
よる立上がり時の時定数よりも遥かに小さい時定数で立
下るために、レギュレータ２の出力側電位Ｅ４が未だ演
算装置３の規定電圧Ｖ４を確保している期間内のｔｅａ
で検出電圧■、は基準電圧■３より電圧比較回路４のヒ
ステリシス分の電圧を引いた値以下となり、電圧比較回
路４は低レベルの信号を出力して演算装置３を速やかに
リセット状態とする。

このように電圧比較回路４は演算装置３に安定化電圧を
供給するレギュレータ２の入力側電位Ｅ２が規定値を割
るとリセット信号を出力するため、電源遮断後直ちに電
源が復帰してレギュレータ２の出力電位Ｅ４が■、を瞬
時に割った場合でも確実にリセットが威され電源復帰後
も演算装置３を安定動作状態に維持できる。

以上詳述した本考案に依ると、ディジタル演算装置に規
定電圧を供給するのに充分な電圧がレギュレータに供給
されるまで電圧比較回路はリセット信号を出力するため
リセット動作が確実となる。

そして電圧比較回路の比較電圧入力側は遅延回路を通し
て電源回路に接続し、更にそして電源電圧の下降時には
遅延回路のコンデンサを速やかに放電させる素子を設け
たために、電源投入及び遮断時に夫々適切なリセットが
行われる。

【図面の簡単な説明】

第１図は本考案による回路図、第２図は動作を説明する
電圧波形図である。 ２・・・・・・レキュレータ、３・・曲ディジタル演算
装置、４・・・・・・電圧比較回路、５・・・・・・コ
ンデンサ、６・・・・・・ダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. 電源回路に接続したレギュレータより供給される安定化
   電圧にて動作するディジタル演算装置のリセット回路に
   於いて、前記電源回路に接続され電源投入時から前記レ
   ギュレータの入力電圧によす徐々に充電されるコンデン
   サと、前記コンデンサの充電々圧に応じた電圧を発生す
   る電圧検出回路部と、電源投入にて基準電圧を発生する
   基準電圧発生回路部と、前記基準電圧と前記電圧検出回
   路部の検出電圧とを比較して、電源投入時から前記検出
   電圧が前記基準電圧に達するまでの間前記ディジタル演
   算装置にリセット信号を出力する電圧比較回路と、前記
   電源回路と前記コンデンサの充電端子の間に接続されて
   電源遮断時に該コンデンサの充電々荷を急速に放電させ
   る素子とから成る演算装置へのリセット回路。