JPS6053480B2 - 溶融可能金属隆起部の配設方法および絶縁基板 - Google Patents

溶融可能金属隆起部の配設方法および絶縁基板

Info

Publication number
JPS6053480B2
JPS6053480B2 JP53110840A JP11084078A JPS6053480B2 JP S6053480 B2 JPS6053480 B2 JP S6053480B2 JP 53110840 A JP53110840 A JP 53110840A JP 11084078 A JP11084078 A JP 11084078A JP S6053480 B2 JPS6053480 B2 JP S6053480B2
Authority
JP
Japan
Prior art keywords
metal
resin
hole
metal coating
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53110840A
Other languages
English (en)
Other versions
JPS5450877A (en
Inventor
ミシエル・ジヤン・クロ−ド・モニエ
クロ−ド・フ−シエ
マルク・アルマン・モンネライエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5450877A publication Critical patent/JPS5450877A/ja
Publication of JPS6053480B2 publication Critical patent/JPS6053480B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Chemically Coating (AREA)

Description

【発明の詳細な説明】 本発明は、金属導体を配設されかつ金属被膜を被着さ
れた孔を備える絶縁基板の表面上に溶融可能金属隆起部
を配設するに当り、前記孔の金属被膜は前記導体に接続
され、かつ少なくとも前記金属被膜に溶融可能なはんだ
材料を被着する溶融可能金属隆起部の配設方法に関する
ものてある。
また本発明は金属隆起部を有する絶縁基板に関するも
のである。本発明は電子技術、特にマイクロ電子技術の
分野において使用するのに好適であ”る。本発明は基本
的電子部品の一層の小形化に適用できる新規な接合また
は接着（ボンディング）技術を提供する。接合技術とし
ては従来から種々のものが知られている。既知の一つの
接合技術においては金属線を通常は加温加圧により基本
半導体素子の接続バッドに一つずつ接続する。また別の
既知の接合技術においては半導体素子の接続バッド上に
事前に金属隆起部を配設し、半導体素子の隆起部を基板
上の金属被膜を被着された領域に同時にはんだ付けする
ようにする。更に、既知の他の接合技術として、事前に
孔を穿設された可撓性基板を使用し、その両側および孔
に金属被膜を被着するものがある。
これでは半導体素子の接続バッドを前記基板の金属被膜
を被着された孔に対し配置し、これに接合する。この方
法によれば特に寄生接触を防止する点につき重要な利点
が得られるが、この方法に固有の制限を受け、即ち必ず
半導体素子の接続バッドの寸法を金属被膜を被着された
孔の寸法より大きくして、基板に対し半導体素子を良好
に接合および接着するようにしなければならない。本発
明は、特に半導体素子の接続バッドの寸法を減少して接
続バッドの寸法が金属被膜を被着された孔の寸法より小
さくなるようにすることにより上記欠点を除去できるよ
うにする。
本発明の溶融可能金属隆起部の配設方法は、前記基板の
表面上で少なくとも前記孔の領域に樹脂を配設し、前記
樹脂の粘度は前記樹脂が前記孔内に流入できないような
値に選定し、前記樹脂を前記孔の領域において加熱する
ことにより、前記樹脂の前記孔と対向する側に前記孔と
隣接しかつ前記孔とは遠隔部位に球状表面を形成する一
方、前、記加熱により溶融したはんだ材料が前記球状表
面を経て流動し、冷却後に金属隆起部を形成することを
特徴とする。
かかる態様において孔の寸法と実際上等価な寸法の金属
隆起部が基板の上側部分において各金属；被膜を被着さ
れた孔の領域に形成される。
加熱は赤外線によつて行うのが好適である。
その場合、基板の金属被膜は赤外線を遥に多量に吸収す
るため、樹脂に比べ遥に高温となり、これにより隆起部
を容易に形成することができる。図面につき本発明を説
明する。第１図には基板１を示し、この基板は例えばポ
リイミドの可撓性薄膜で構成し、この基板１にはプロパ
ンジオール１−２のカリウム溶液を使用することにより
孔２を配設し、かつ例えば公開されたフランス国特許出
願第２３２０３６１号に記載されたように、その両側に
金属被膜３を被着する。
この処理の結果、第１図に示した孔２にはその内側に金
属被膜３が被着される。金属被膜３はその外側層として
溶融可能な金属または合金を備え、かかる金属または合
金は例えば電子機器のはんだ付けに頻繁に使用される錫
一鉛合金で構成する。孔を配設するため溶液例えばプロ
パンジオールＪ１−２のカリウム溶液を使用することに
より第２図に示す如き孔２が同時貫通により基板１の両
面に形成される。通常は、表面において５０ＰＴｒ１，
程度の寸法を有しかつ最も狭い部分において２０ＰＷ１
，程度の寸法を有する孔２を得るようにする。金属被膜
３の被着後、各孔２の周りの基板表面は、例えば１００
ＰＴｒＬ程度の外径を有する円形部を呈する。前記孔２
の領域において基板１の上側面の上に、金属被膜３を被
着された孔２内へ流入できないような適切な強粘性の樹
脂球状部４を配設する（第２図参照）。一層厳密に云え
ば、樹脂を適切に選定して孔２の寸法につき樹脂の流動
を防止するに十分な粘度を有する樹脂を使用する必要が
ある。孔２の寸法が５０および２０ＰＴ！Ｌの間にある
場合には、１００ポイズ以上の粘度で十分であつた。本
発明の実施例では樹脂の一例としてＡｌｐｈａＭｅｔａ
ＩｓＩｎｃ．社により“不活性化樹脂マイクロフラック
ス１゛の商品名で市販されている特にマイクロ電子技術
用に好適な樹脂を使用した。代案として、基板１全体に
前記樹脂を被着することもできる。その場合孔２の領域
における加熱の結果、第３図に示すような金属隆起部６
が形成される。実際上加熱が十分である場合には金属被
膜３が溶融し、樹脂は沸騰を開始し、２つの現象即ち比
較的寸法の小さい孔２による毛管現象および樹脂の沸騰
による吸引現象の結果、孔２の上部に金属隆起部６が形
成される。次いで加熱を中断して金属隆起部６の深割れ
を防止するようにする必要がある。本発明の好適な実施
例においては上記加熱を赤外線５によつて行う。
その場合樹脂に比べ赤外線を遥に多量に吸収する金属被
膜３の方が遥に高温となり、これにより、はんだ合金の
溶融に当り、比較的冷い媒体ど接触する際隆起部を容易
に形成することができる。本発明の具体例においては堆
積によつて配設される金属被膜３は、その配設順に、厚
さが１０００および２０００Ａの間の薄いニッケル層、
厚さが約１０ｐｍの銅層、および最後に厚さがＦｌｌｐ
７ｒＬ，でその溶融温度が比較的低く１８（代）程度で
ある錫一鉛（６０一４０）層を以つて構成した。
隆起部を形成すべき側に１００Ｗの電力で加えた赤外線
の影響の下に、錫一鉛層が流体状になり、相対的に遥に
冷い樹脂と接触する際金属隆起部が形成される。本発明
方法のかかる工程によつて配設される金属隆起部は、基
板上に最初に堆積した樹脂によつて包囲されるので隆起
部の良好な表面状態が維持され、これにより後続のはん
だ付け作業が容易になる。
はんだ付け作業に先立つて樹脂は例えばアセトンによつ
て溶解され、次いで非酸化錫一鉛層に直接はんだ付けを
行うことができる。本発明のかかる付加的な利点により
特に貯蔵および保存の問題が解決される。金属接触表面
を有する電子部品は基板にはんだ付けすることができる
。
金属接触表面は金属隆起部に対して配置する。隆起部は
単に加熱するだけて溶融を開始し、当該電子回路素子は
金属被膜を被着した孔の領域に引き寄せられ、固着され
、これにより完全に信頼できる接合が達成される。極め
て特殊な用途においてはかかる基板は半導体本体の支持
部材として使用することができ、これを第４図につき説
明する。第４図においては、金属製接続バッド８を設け
た半導体本体７を金属隆起部６により金属被膜を被着し
た孔２の領域にはんだ付けすることができる。従来のも
のは接続バッド８の寸法が金属被膜を被着した孔２の寸
法を超えるのに対し、本発明によれば接続バッド８の寸
法は金属被膜を被着した孔２の５０ＰＷＬ程度の寸法に
比べ遥に小さくすることができ、２０Ｐ７ｎ程度にする
ことができる。
孔およびはんだ付け用隆起部を設けた上記金属被膜を被
着基板上において極めて多数の半導体素子の相互接続を
実現できること勿論であり、その場合能動素子を可能な
最大密度において配設することができる。かかる同時は
んだ付けによれば、はんだ材料の溶融後半導体本体が基
板に接着する一方、毛管作用により孔２内に入り込むは
んだ付け用合金により鋲の形態で素子がはんだ付けされ
るから、各孔の領域に同一寸法の隆起部を形成する必要
がなくなるという予期しなかつた利点が得られる。
【図面の簡単な説明】
第１図は両側に金属被膜を被着され孔を穿設した基板の
断面図、第２図および第３図は金属隆起部の形成を工程
順に示す断面図、第４図は本発明による隆起部を有する
基板に半導体素子をはんだ付けする例の断面図である。

Claims (1)

  1. 【特許請求の範囲】 １ 金属導体を配設されかつ金属被膜を被着された孔を
    備える絶縁基板の表面上に溶融可能金属隆起部を配設す
    るに当り、前記孔の金属被膜は前記導体に接続され、か
    つ少なくとも前記金属被膜に溶融可能なはんだ材料を被
    着する溶融可能金属隆起部の配設方法において、前記基
    板の表面上で少なくとも前記孔の領域に樹脂を配設し、
    前記樹脂の粘度は前記樹脂が前記孔内に流入できないよ
    うな値に選定し、前記樹脂を前記孔の領域において加熱
    することにより、前記樹脂の前記孔と対向する側に前記
    孔と隣接しかつ前記孔とは遠融部位に球状表面を形成す
    る一方、前記加熱により溶融したはんだ材料が前記球状
    表面を経て流動し、冷却後に金属隆起部を形成すること
    を特徴とする溶融可能金属隆起部の配設方法。 ２ 前記樹脂を赤外線によつて加熱する特許請求の範囲
    第１項記載の方法。 ３ 金属被膜を被着された孔を備え、金属被膜を基板上
    の導体に接続する絶縁基板において、前記孔の領域に溶
    融可能はんだ材料で構成した隆起部を配設し、前記隆起
    部が電子部品を接続するための接続箇所を形成する構成
    としたことを特徴とする絶縁基板。 ４ 前記絶縁基板を、両側を金属被膜を被着されたポリ
    イミドの可撓性薄膜で構成し、前記可撓性フィルムに少
    なくとも１個の集積回路本体を配設し、前記集積回路本
    体の接続パッドを金属隆起部のはんだ材料を介し前記可
    撓性薄膜に接続する構成とした特許請求の範囲第３項記
    載の絶縁基板。
JP53110840A 1977-09-12 1978-09-11 溶融可能金属隆起部の配設方法および絶縁基板 Expired JPS6053480B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7727445A FR2402996A1 (fr) 1977-09-12 1977-09-12 Procede de realisation de bulles metalliques sur un substrat perce, substrat ainsi traite et utilisation
FR7727445 1977-09-12

Publications (2)

Publication Number Publication Date
JPS5450877A JPS5450877A (en) 1979-04-21
JPS6053480B2 true JPS6053480B2 (ja) 1985-11-26

Family

ID=9195249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53110840A Expired JPS6053480B2 (ja) 1977-09-12 1978-09-11 溶融可能金属隆起部の配設方法および絶縁基板

Country Status (5)

Country Link
US (1) US4238527A (ja)
JP (1) JPS6053480B2 (ja)
DE (1) DE2839110C2 (ja)
FR (1) FR2402996A1 (ja)
GB (1) GB2003764B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2440563A1 (fr) * 1978-11-02 1980-05-30 Labo Electronique Physique Dispositif de liaison entre fibres optiques et/ou dispositifs electro-optiques, et procede pour assurer leur positionnement optimal
JPS609349B2 (ja) * 1980-10-20 1985-03-09 三菱電機株式会社 ダイナミック・ランダム・アクセス半導体メモリ装置
DE3432360A1 (de) * 1984-09-03 1986-03-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zum aendern einer elektrischen flachbaugruppe
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
JPH0463613U (ja) * 1990-10-09 1992-05-29
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
DE19530353C2 (de) * 1995-08-18 2001-04-05 Mannesmann Vdo Ag Verfahren zum Lötverbinden der Leiterbahnen mit einer flexiblen gedruckten Leitung oder Schaltung mit den zugeordneten Anschlußflächen einer Leiterplatte
US5673846A (en) * 1995-08-24 1997-10-07 International Business Machines Corporation Solder anchor decal and method
US5687733A (en) * 1995-10-26 1997-11-18 Baxter International Inc. System and method for estimating cardiac output
FR2770339B1 (fr) * 1997-10-27 2003-06-13 Commissariat Energie Atomique Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
AU3568299A (en) * 1998-04-16 1999-11-01 Lockheed Martin Energy Research Corporation A method for modifying a workpiece surface using a high heat flux process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3700538A (en) * 1970-09-10 1972-10-24 Nasa Polyimide resin-fiberglass cloth laminates for printed circuit boards
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3786172A (en) * 1972-12-07 1974-01-15 Accra Point Arrays Corp Printed circuit board method and apparatus
US3926360A (en) * 1974-05-28 1975-12-16 Burroughs Corp Method of attaching a flexible printed circuit board to a rigid printed circuit board
US4118523A (en) * 1975-10-22 1978-10-03 International Computers Limited Production of semiconductor devices

Also Published As

Publication number Publication date
JPS5450877A (en) 1979-04-21
DE2839110A1 (de) 1979-03-22
GB2003764A (en) 1979-03-21
US4238527A (en) 1980-12-09
GB2003764B (en) 1982-02-10
FR2402996A1 (fr) 1979-04-06
DE2839110C2 (de) 1986-08-21
FR2402996B1 (ja) 1981-01-02

Similar Documents

Publication Publication Date Title
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US6403400B2 (en) Bumpless flip chip assembly with strips-in-via and plating
JP3262497B2 (ja) チップ実装回路カード構造
KR100326347B1 (ko) Ni-b도금층을가진c4기판접점패드
KR100452025B1 (ko) 반도체 장치 및 그 제조 방법
US6319751B1 (en) Bumpless flip chip assembly with solder via
US6283359B1 (en) Method for enhancing fatigue life of ball grid arrays
US5814535A (en) Supporting member for cooling means, electronic package and method of making the same
US6087597A (en) Connecting member and a connecting method with ball and tapered via
KR840000477B1 (ko) 회로 패키지들의 제조방법
US4967313A (en) Electronic circuit and method of production thereof
KR900013625A (ko) IC디바이스의 리플로(reflow)본딩용 범프구조
JPH1070362A (ja) 基板を結合する方法および構造
JPS6053480B2 (ja) 溶融可能金属隆起部の配設方法および絶縁基板
US5631447A (en) Uses of uniaxially electrically conductive articles
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
US6905915B2 (en) Semiconductor device and method of manufacturing the same, and electronic instrument
JP2980495B2 (ja) 半導体装置の製造方法
US5923535A (en) Electronic device assembly
JPH05129303A (ja) ハンダバンプ構造および形成方法
JPS6023906B2 (ja) 部品の半田付方法
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JP2785832B2 (ja) 半導体装置の実装構造
JP2002083841A (ja) 実装構造及びその製造方法
JPH11224918A (ja) 半導体装置及びその製造方法