JPS60502129A - Mosfet デバイスの埋込みコンタクトの修復方法 - Google Patents

Mosfet デバイスの埋込みコンタクトの修復方法

Info

Publication number
JPS60502129A
JPS60502129A JP59503472A JP50347284A JPS60502129A JP S60502129 A JPS60502129 A JP S60502129A JP 59503472 A JP59503472 A JP 59503472A JP 50347284 A JP50347284 A JP 50347284A JP S60502129 A JPS60502129 A JP S60502129A
Authority
JP
Japan
Prior art keywords
conductive material
layer
wafer
silicon
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59503472A
Other languages
English (en)
Inventor
シールド,ステーブン・イー
ロビンソン,ダビツド・エー
Original Assignee
ヒユ−ズ・エアクラフト・カンパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒユ−ズ・エアクラフト・カンパニ− filed Critical ヒユ−ズ・エアクラフト・カンパニ−
Publication of JPS60502129A publication Critical patent/JPS60502129A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 MOS F F Tデバイスの埋込み]ンタク1〜の修復”方法 空車から受注した契約No、F33615−79−C−1887に準するこの発 明の権利は、政府が持っている。
本発明は、一般に集積回路に係り、特にMO3FETデバイスの有効なコンタク トの供給に関する。
2、 従来技術の説明 金属酸化物半導体電界効果トランジスタ(MOSFET)デバイスは、その上に 伝導性ゲートが伸びているチャネルによって分離された一対の拡散層を持つシリ コン基板を特徴とづ−る。上記拡散層間の伝導は、上記ゲートに印加される制御 電圧によって制御される。」二記グー1〜は、初期には金属で形成されたけれど も、最近はドープド・シリコンもまた、この目的のために使用されている。本発 明は、シリ−」ン・ゲートMO8F F Tデバイスに特に有効であることを多 分見出されるだろうとはいえ、MO8FEI−デバイスの両方のタイプに向けら れる。
上述のデバイスに於いて、上記基板の回路の種々の部分間のコンタクトは、上記 シリコンの表面上を伸びる導体手段により確立されるもので、これらの導体は当 業者に良く知られた手法で多結晶シリコンて好ましく形成される。これは、上記 制御グーi〜もまた多結晶シリコンで形成される場合に、特に好ましい。
必要な相互接続を成すために、上記多結晶シリコン導体と上記基板との間にいく らかのコンタク1〜を成すことが、しばしば好ましい。これは、上記基板表面に ドープされた(これ故に比較的に高い伝導性の)領域を形成することと、マスキ ング酸化物層で上記表面を覆うことと、それぞれの伝導領域の部分を露光するた めにその層に開口を設けることと、上記ドープド領域に対する電気的コンタクト を確立するために、多結晶シリコン層を上記開口を通してそれが伸びるように1 1I積させることと、個々の多結晶導体に上記層をパターニングすることとによ り行なわれる。従って、形成されるコンタクトのタイプは通常、「埋込み」]コ ンタク〜と呼ばれる。
上記多結晶シリコン層の堆積に先立つ工程ステップの間、薄い酸化物層が、上記 マスキング酸化物層の開口を通して伸びるドープド領域上に形成される傾向かあ る5、これは、1〜−プド領域とのコンタク1〜に伸びるへき相互接続が、時々 あることだが、アルミニウムで成されるという問題を生じない。
これは、アルミニCシムが次のアニール・ステップの間、(50オンゲス1−ロ ームのオーータの)そのような薄い酸化物層を通って通されるからである。しか しながら、上記デバイスの制御グーhがそれ自局多結晶シリコンから作られる時 、上記相互接続が通常上記相互接続のための選択の物質である多結晶シリコンか ら作られる薄い介在酸化物層が、伝導を妨げることができる。結果として、コン タク1〜かウェーハの表面上を伸びるいくらかの多結晶シリコン導体から作られ るべさである多数のドープド領域を有して、つ■−ハが製作される時、かなりの 数の欠陥コンタクトが形成されるかもしれない。
ずっとシリコンから形成されるrり■−ハに通常起こると同時に、前述の問題は 、他の半導体物質のウェーハ上に、及びシリコン又は他の半導体が下にある絶縁 基板上に機械的に支持された薄い半導体層中に形成されるMO8FFTデバイス を有づるサファイア又はカラスのような絶縁体上に堆積される所のトにもまた生 ずることができる。
シリコン・つ■−ハ中に形成されるMO8FETデバイスの欠陥コンタクトの問 題を克服することが、本発明の主な目的である。
本発明に密接に関係した目的は、欠陥コンタク1〜を十分有効にするように、簡 単に修復することかできるデクニックを提供することて゛ある。
発明の概要 本発明のこれらの及び他の目的は、ウェーハの表面」−に伸びる第1の伝導性物 質の層の限定エリアと、上記限定エリアの下にある上記ウェーハ中の第2の伝導 性物質の対応づ−る領域との間に、コンタク1へか最初に形成される集積回路の 半導体ウェーハ中の1個又は複数の欠陥コンタク]〜の修復方法により達成され る。本発明に従って、第1の伝導性物質の層を通り、且つ以前の工程ステップの 間、第2の伝導性物質の領域と、第1の伝導性物質の層との間に形成されたいく らかの不所望の介在絶縁層を通って、第2の伝導性物質の領域に第3の伝導性物 質を通すために、ウェーハがアニールされた後に、第3の伝導性物質のドツトが 限定エリア中の第1の伝導性物質の層の上に堆積される。
本発明により解決される問題を説明するために使用される前述の例の情況に於い て、以下の特定の物質が、本発明を要約するのに使用されるより一般的な用語に 相当する。即ち、半導体・・・シリコン:第1の伝導性物質・・・多結晶シリコ ン;第2の伝導性物質・・・シリコン・ウェーハ中のドープド領域;第3の伝導 性物質・・・アルミニウム;絶縁層・・・二酸化シリコン。
図面の簡単な説明 第1図は、欠陥コンタクトが薄い介在酸化物層のために半導体基板中の拡散層と 上にある多結晶導体との間に作られる集積回路を含むウェーハの断面図である。
第2図は、第1図に示された欠陥コンタクトの平面図である。
第3図は、欠陥コンタクト・エリア上に位置されたアルミニウムのドツトを有す る、第1図及び第2図に示された欠陥コンタクトの、本発明の最初のステップの 間の断面図である。
第4図は、第3図に示された工程ステップの平面図である。
第5図は、アルミニウムが下にあるドープド領域に多結晶導体を通り且つ絶縁酸 化物層を通って通される本発明の工程の次のステップを示す図である。
第6図は、第5図に示された工程ステップの平面図である。
lの なテ 第1図は、コンタクトが作られるべき拡散層上への薄い酸化物層の形成により、 不完全にされたコンタクトを含む集積回路のウェーハの一部分を示している。典 型的なウェーハが、第1図に示されたタイプの多数のコンタクト・エリアとコン タクトするということを理解すべきである。第1図に示されるように、集積回路 ウェーハは、酸化物層17により覆われた表面15を持つシリコン基板11を含 む。上記ウェーハ11の表面15下にあるのは、上記基板11の残りより高い伝 導性であるドープド領域13である。上記ドープド領域13への接触は、普通の 光化学ステップにより上記酸化物層17を貫いて形成された開口19を通ってで ある。(図示されない)これら°のステップは、上記酸化物層17上へのホトレ ジスト層の堆積と、形成されるべき上記開口19に対応する開口のパターンを持 つマスクの上記酸化物層17上への配置と、上記マスクを通しての上記ホトレジ スト層の光による露光と、それらのエリアの光による露光の結果としての上記ホ トレジストの開口の形成と、新しくかたどられたホトレジスト層17の制御の下 のエツチングによる上記開口19の形成とを含む。
(またも図示されない)同様の連続した普通のステップを通して、多結晶導体2 1のパターンが上記ウェーハ上に形成されるもので、これらのステップは、多結 晶シリコンの層の堆積と、上記シリコン・ウェーハの表面上に導体21の所望の パターンの陰に残るように上記マスクの図形により制御され且つ導かれるエツチ ング・ステップが次に行なわれる上記多結晶シリコン層の上部へのマスクの形成 とを含む。従って、個々の多結晶シリコン導体21とドープド領域13との間の コンタクトは、そのようなコンタクトが上記基板中の拡散層と確立される上記多 結晶層の限定領域間に提供される上記予め形成された開口19を通して自動的に 確立される。
前述された製作ステップの間、50オングストロームのオーダの二酸化シリコン の薄い層23は、コンタクトが確立されることを望まれる開口19中に、上記基 板11の表面15上に形成されることかで−きる。そのような絶縁層の形成は、 上記拡散層13と上記導体21との間のコンタクトを通常欠陥にする。本発明に 従って、そのような欠陥コンタクトは、上記開口19により限定された領域上に アルミニウムのドツト25を堆積することにより、且つ次に、薄い介在酸化物層 23を通して上記多結晶シリコン導体21と下にあるドープド領域13との間に 伝導性経路を確立するために、上記ドープド領域13へ上記多結晶シリコンの下 にある層21と介在酸化物23とを通して上記ドツト25からアルミニウムを通 すように、上記シリコン・ウェーハをアニールすることにより、修復されること ができる。むしろ、(通常数個あるだろう故に、上記工程がそう述べられるだろ う)上記アルミニウム・ドツトは、薄い介在酸化物層23が形成される上記酸化 物層17中の少なくともこれらの開口19の位置に相当する開口を持つマスクの 手段により限定される。上記多結晶導体21の限定されたコンタクト領域上に上 記アルミニウム・ドツト25を配置するなめに、ホトレジスト層は、上記マスク が上記ホトレジスト層上に配置され且つ標準の光化学のステップにより間口がそ の中に作られた後に、上記ウェーハの表面上にまず形成される。その後、アルミ ニウムの層は、前述されたようなそれらのエリア上に上記アルミニウム・ドツト 25を堆積させる、上記開口1つの位置に相当する開口を今持つ上記かたどられ たホトレジスト層上に堆積される。次に、過剰アルミニウムは、今正しく配置さ れたアルミニウム・ドツト25のみを位置に残すように、上記ウェーハの表面か ら取除かれることができる。上記工程は、アニールすること及び上記下にある拡 散層13へ上記介在酸化物層23を通して上記ドツト25からアルミニウムのト レース27を通させることを上記ウェーハにさせることにより終わらせられる。
都合良く、上記コンタクト開口19の輪郭を描くことにより上記コンタクト・エ リアを限定するために元来使用される同様のマスクは、それらのドツトが形成さ れる間、次のステップの上記アルミニウム・ドツト25を配置するためにもまた 使用される。これは、上記開口19により限定された上記コンタクト・エリアに 上記アルミニウム・ドツト25の正確な登録を保証する。本発明のステップのそ のような実行に於いて、アルミニウム・ドツト25は、欠陥であるコンタクトに だけではなくて、ウェーハの多結晶シリコンとドープド領域のコンタクトの全て の上に形成される。しかしながら、これは、上記アルミニウム・トレース27が 初めから有効なコンタク1〜の品質を損わない故に、欠点ではない。
修復されることを必要とする欠陥コンタクトを持つ特別のウェーハを用いる本発 明の実行に於いて、1ミクロンのアルミニウムの層は、ホトレジスト、及び前述 されたようなコンタクト・エリアを限定するために予め使用されるコンタクト・ マスクを使用して露光されたホトレジストでコートされた後に、ウェーハ上に堆 積される。上記ホトレジストの除去の後に、アルミニウム・ドツト25のアレー を適所に残づように、上記コンタクト・エリアを除いた全ての中のアルミニウム 層と一緒に上記ウェーハは、45分間450℃の形成力ス(窒素と水素の混合気 )で磨かれ月つアニールされる。結果として、アルミニウムは、第5図に示され るように、上記多結晶シリコン層21と、上記薄い介在酸化物層23を優先的に 通って動く。上記アルミニウム・ドツト25の残余トレースの除去に次いで、全 ての以降の工程ステップは、上記アルミニウム・1〜レース27が上記基板11 へ拡散層13を越えて通らないことを保証するために、十分に低い温度で実行さ れる。
前述のテクニックは、介在酸化物層が非常に薄くない限りは、欠陥コンタクトの 修復に非常に有効であることが見出される。介在酸化物層のある薄さを越えて、 その結果の上記アルミニウム・1−レースの浸透は、下にあるドープド・コンタ ク1〜領域へ十分な伝導を提供覆るのに十分である。この薄さは、はぼ75乃至 100オングストロームと見積もられる。
しかしながら、−1]記テクニツクが、上記アニール・ステップの温度及び長さ や上記酸化物層の正確な特質のようなファクタに依存する、より薄い薄さでさえ 有効であることが見出されるということを認められたい。
前述のテクニックは、シリコン・Aン・リファイア部品」二の多シリコン相互接 続のような、シリコン・1〜つ・シリコン電気的コンタクトを含む他の半導体デ バイス工程に直接適用可能である。それは、そのようなコンタクトを使用する薄 いフィルム・トランジスタ・チクノロシイにもまた適用可能である。一般に、以 下のコンディションが、上記工程が有効であることが見出されるシチュエーショ ンを確立すると思われる。即ち、 く1) 上記デバイス構成は、絶縁体の薄い介在層のため無効にされる2つの伝 導性物質の間の電気的コンタクトを含む。
<2) (a) 欠陥構成の最も上の層を通して簡単に動き、 (b) 介在絶縁体の縮小を化学的に可能にし、且つ、 (C) 最初のデバイス構成の伝導性物質の両方と良好な電気的コンタク1−を 可能とする、第3の伝導性物質が存在する。
これらのコンディションの下で、最初の構成の2つの物質量の欠陥コンタクトは 、上記第3の物質の導入及びその後の熱処理を通して修復されることができる。
本明細書中に述べられた実施例に於いて、−上記デバイス構成の上記2つの伝導 性物質は、単結晶シリコン上の多結晶シリコンであり、上記介在絶縁体は二酸化 シリコンであり、第3の伝導性物質はアルミニウムであることが好ましい。
補正書の翻訳文提出書(特許法第184条の7第1項)昭和60年4月2(日゛ 特許庁長官 志 賀 学 殿 ■国際出願番号 PCT/US84101310 2、発明の名称 MOSFETデ・ぐイスの埋込みコンタクトの修復方法3特許出願人 住所 アメリカ合衆国カリフォルニア用 90=245.エル。
セグンド・ノース・セゾルヴエグ・ブールバード200名称 ヒユーズ・エアク ラフト・カンパニー代表者 マクナツト・エフ・シー 国籍 アメリカ合衆国 4代理人 住所 東京都港区虎)門1丁目26番5号第17森ビル5、補正書の提出年月日 輩」←グ[1 (1) シリコン・ウェーハの表面上に伸びる多結晶シリコンの層の限定伝導性 エリアと、前記限定エリアの下−にある前記ウェーハ中のドープド領域との間の 、集積回路のシリコン・ウェーハ中の、前記多結晶シリコンと前記限定エリア中 の前記ドープド領域との間のコンタクトの成立を妨げる不所望な介在酸化物層の 影響の克服方法で、 a) 前記限定エリア上の前記多結晶シリコン層上にアルミニウムのドツトを堆 積する堆積ステップと、b) 前記多結晶シリコン層を通り、且つ前記不所望な 介在酸化物層を逼って、前記ドープド領域へ、前記アルミニウムを通すように、 高められた温度で前記ウェーハをアニールするアニール・ステップと、 のステップを含む集積回路のシリコン・ウェーハ中の不所望な介在酸化物層の影 響の克服方法。
(2)前記集積回路のシリコン・ウェーハは、いくらかが欠陥である複数のコン タクトを含み、前記アルミニウムのドツトの堆積ステップが、 a) 前記多結晶シリコン層上に、少なくとも1つの前記欠陥コンタクト上に重 なる開口をかたどられたマスキング層を形成するステップと、 b) 前記欠陥コンタクトへ前記マスク開口を通して前記アルミニウムを選択的 り二堆積するステップと、のステップを含むことを特徴とする請求の範囲第1項 に記載の方法。
(3)前゛記マスキング層は、前記ウェーハ上にホトレジスト層を堆積すること 及び前記コンタクトの位置に相当する開口をかたどられたマスクを通して放射線 でそれを露光することとにより形成されることをさらに特徴とする請求の範囲第 2項に記載の方法。
(4)前記アニール・ステップの後に、上記ウェーハから前記アルミニウムの残 余を取除くステップと、次の工程ステップの間前記デバイスが、前記アルミニウ ムが前記シリコン・ウェーハに前記ドープド領域を通ってさらに通される温度以 下にされるように温度を制限するステップとの付加のステップを含む請求の範囲 第3項に記載の方法。
(5)前記集積回路のシリコン・ウェーハが、はんの僅かが不完全である複数の コンタクトを含み、前記堆積ステップの間前記アルミニウムのドツトが、前記ア ニール・ステップの間前記アルミニウムが有効なコンタクトと欠陥コントクトと の両方の下にあるドープド領域中に通されるために、前記つ工−ハ上の欠陥コン タクトと同様に有効に形成されることを特徴とする請求の範囲第1項に記載の方 法。
(6) 共通のコンタクトが、前記多結晶層の上記限定エリアを確立するためと 、前記エリア上に堆積される前記アルミニウムのドツトを配置するためとの両方 に使用されることをさらに特徴とする請求の範囲第5項に記載の方法。
国際調査報告

Claims (8)

    【特許請求の範囲】
  1. (1)半導体ウェーへの表面上に伸びる第1の伝導性物質の層の限定エリアと、 前記限定エリアの下にある前記ウェーハ中の第2の伝導性物質の領域との間の集 積回路の半導体ウェーハ中の欠陥コンタクトの修復方法で、a) 前記限定エリ ア中の前記第1の伝導性物質層上に第3の伝導性物質のドツトを堆積する堆積ス テップと、b) 前記工程ステップの間、前記第1の伝導性物質層を通り、且つ 前記第2の伝導性物質と前記第1の伝導性物質層との間に形成されたいくらかの 不所望の介在絶縁層を通って、伝導性物質の前記領域へ、高められた温度で前記 第1の伝導性物質を通して簡単に拡散し且つ前記介在絶縁体を簡単に化学的に縮 小する能力と、前記第1及び第2の伝導性物質の両方との電気的コンタクトを成 す能力とを特徴とする前記第3の伝導性物質を通すように、高められた温度で前 記ウェーハをアニールするアニール・ステップと、のステップを含む欠陥コンタ クトの修復方法。
  2. (2) 前記集積回路の半導体つ■−ハは、そのいくらかが欠陥である複数のコ ンタクトを含み、前記第3の伝導性物質のドツトの堆積ステップが、 a) 前記第1の伝導性物質の層上に、少なくとも1つの前記欠陥コンタクト上 に重なる開口をかたどられたマスキング層を形成するステップと、 b) 前記欠陥コンタクトへ前記マスク開口を通して前記第3の伝導性物質を選 択的に堆積するステップと、のステップ・を含むことを特徴とする請求の範囲第 1項に記載の方法。
  3. (3) 前記マスキング層は、前記ウェーハ上にホトレジスト層を堆積すること 及び前記コンタクトの位置に相当する開口をかたどられたマスクを通して放射線 でそれを露光することとにより形成されることをさらに特徴とする請求の範囲第 2項に記載の方法。
  4. (4)前記アニール・ステップの後に、上記ウェーハから前記第3の伝導性物質 の残余を取除くステップと、次の工程ステップの間前記デバイスが、前記第3の 、伝導性物質が前記半導体ウェーハに前記第2の物質の領域を通ってざらに通さ れる温度以下にされるように温度を制限するステップとの付加のステップを含む 請求の範囲第3項に記載の方法。
  5. (5)前記集積回路のウェーハが、そのほんの僅かが欠陥である複数のコンタク トを含み、前記1t1積ステツプの間前記第3の伝導性物質のドツトが、前記ア ニール・ステップの間前記第3の伝導性物質が有効なコンタクトと欠陥コントク トとの両方の下にある第2の伝導性物質の領域中に通されるために、前記ウェー ハ上の欠陥コンタクトと同様に有効に形成されることを特徴とする請求の範囲第 1項に記載の方法。
  6. (6) 共通のコンタクトが、前記第1の伝導性物質の層の上記限定エリアを確 立するためと、前記エリア上に堆積される前記第3の伝導性物質のドラ[〜を配 置するためとの両方に使用されることをさらに特徴とする請求の範囲第5項に記 載の方法。
  7. (7) 前記半導体はシリコンてあり、前記介在絶縁物質は二酸化シリコンであ り、前記第1の伝導性物質は多結晶シリコンであり、前記第2の伝導性物質は前 記シリコン中のドープド領域であり、前記第3の伝導性物質はアルミニウム、で あることをさらに特徴とする請求の範囲第6項に記載の方法。
  8. (8) シリコン・ウェーハの表面上に伸びる伝導性多結晶層の限定エリアと、 前記限定エリアの下にある前記ウェーハ中のドープド領域との間の集積回路のシ リコン・つ■−ハ中の欠陥コンタク1への修復方法で、 a)17f記限定エリア中の前記多結晶層上にアルミニウムのドツトを堆積する 堆積ステップと、b) 前記工程ステップの間、前記多結晶層を通り且つ前記ド ープド領域と前記多結晶層との間に形成されたいくらかの不所望の介在酸化物層 を通って、前記ドープド領域へ前記アルミニウムを通Jように、前記ウェーハを アニールするアニール・ステップと、 のステップを含む欠陥コンタクトの修復方法。
JP59503472A 1983-09-01 1984-08-15 Mosfet デバイスの埋込みコンタクトの修復方法 Pending JPS60502129A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US528495 1983-09-01
US06/528,495 US4489479A (en) 1983-09-01 1983-09-01 Method for repair of buried contacts in MOSFET devices

Publications (1)

Publication Number Publication Date
JPS60502129A true JPS60502129A (ja) 1985-12-05

Family

ID=24105898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59503472A Pending JPS60502129A (ja) 1983-09-01 1984-08-15 Mosfet デバイスの埋込みコンタクトの修復方法

Country Status (5)

Country Link
US (1) US4489479A (ja)
EP (1) EP0155311B1 (ja)
JP (1) JPS60502129A (ja)
DE (1) DE3470443D1 (ja)
WO (1) WO1985001152A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4778775A (en) * 1985-08-26 1988-10-18 Intel Corporation Buried interconnect for silicon on insulator structure
US5229322A (en) * 1991-12-05 1993-07-20 International Business Machines Corporation Method of making low resistance substrate or buried layer contact

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806361A (en) * 1972-01-24 1974-04-23 Motorola Inc Method of making electrical contacts for and passivating a semiconductor device
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
DE2823855A1 (de) * 1978-05-31 1979-12-06 Fujitsu Ltd Verfahren zum herstellen einer halbleitervorrichtung
JPS56134757A (en) * 1980-03-26 1981-10-21 Nec Corp Complementary type mos semiconductor device and its manufacture
US4335502A (en) * 1980-10-01 1982-06-22 Standard Microsystems Corporation Method for manufacturing metal-oxide silicon devices

Also Published As

Publication number Publication date
EP0155311A1 (en) 1985-09-25
DE3470443D1 (en) 1988-05-19
US4489479A (en) 1984-12-25
EP0155311B1 (en) 1988-04-13
WO1985001152A1 (en) 1985-03-14

Similar Documents

Publication Publication Date Title
JPH07321298A (ja) 半導体装置製造方法
US6268090B1 (en) Process for manufacturing semiconductor device and exposure mask
JPH053136B2 (ja)
US3449825A (en) Fabrication of semiconductor devices
JPH09172068A (ja) 半導体装置の製造方法
JPS60502129A (ja) Mosfet デバイスの埋込みコンタクトの修復方法
JPS59195844A (ja) 半導体装置の製造方法
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR0135035B1 (ko) 반도체장치의 제조방법
KR100220242B1 (ko) 반도체 소자의 금속배선 형성방법
KR0151224B1 (ko) 반도체 소자의 전도층간 연결방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100204009B1 (ko) 반도체소자 제조방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
KR100283486B1 (ko) 반도체 디바이스의 콘택홀 형성 방법
KR0179229B1 (ko) 패턴 인식용 얼라인 키의 형성 방법
JPS5850755A (ja) 半導体装置
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
JPH03227021A (ja) 半導体装置の製造方法
JPH01123434A (ja) 配線層を有する半導体装置
JPH0287670A (ja) 半導体装置の製造方法
JPH0246463A (ja) 半導体装置の製造方法
KR940002942A (ko) 반도체 장치의 콘택 형성 방법
JPH0684901A (ja) 半導体装置の製造方法