JPS6047513A - 周波数ずれ吸収回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は周波数ずれ吸収回路、とくに受信搬送波帯信号
よル所望の基底帯域信号に復調する復調装置において、
受信帯域信号が例えばドツプラー等によシ動的な周波数
ずれを起した場合に、この周波数ずれ全吸収して正しい
基底帯域信号を与えるための周波数ずれ吸収回路に関す
る。

近年のディジタル技術の発展によシこのような復調装置
の中のあるものについてはこれをディジタル信号処理を
用いて実現する方が遥かに有利な場合がある。

このような方式の一つとして直交多重信号のディジタル
処理復調装置がある。

この復調装置は、例えば第１図に示すようなｎ個の異な
る周波数のチャンネルをもつ受信搬送波帯の受信信号全
復調して各チャンネル全その基底帯域の信号に変換する
ような処理を行なうが、この処理の段階において、送信
側から送られたパイロット信号（第１図の第１チヤンネ
ル（ＣＨＩ）の信号）を基準にしてこれに対する７エー
ズロツクループ全構成し、これによシこのパイロット信
号が予め定められた正しい周波数で復調部に供給される
ようにスペクト２ム全体の周波数位相制御會行なう。

これを行なうために従来装置においては、後に詳述する
ように、復調ｆ４ヲその内部に含むような完全２次型デ
ィジタルフェーズロックループになるように構成してい
る。ところが、復調部内には各チャンネルを分離するた
めのフィルタが介在するため、必然的に大きな遅延が発
生し、従って、これを含む７エーズロツクループのルー
プゲインを小さく設定せざるを得す、このためドツプラ
ーシフト等による受信搬送波帯信号の急激な周波数変化
に対して系が追随できないという欠点金有している。

本発明の目的は、上述の欠点全除去して受信搬送波帯信
号の急激な周波数変化に対して系が安定かつ速やかに追
随するように改善した周波数ずれ吸収回路全提供するに
ある。

本発明の回路は、動的な周波数変化を生ずる伝送路金倉
して受信された受信搬送波帯信号よシ所望のチャンネル
の基底帯域信号を復調する復調装置において、復調され
た特定のチャンネル基底帯域信号から復調する前の信号
の位相ずれおよび周波数ずれ全検出してこれらを局所的
に吸収する完全２次型ディジタルフェーズロックループ
と、この吸収した位相ずれおよび周波数ずれ情報を用い
て復調された他のチャンネルの基底帯域信号に現われる
位相ずれおよび周波数ずれ全補償する手段と、前記完全
２次型ディジタルフェーズロックループのループフィル
タに含まれる第１のディジタル積分器の出力を入力とす
る第２のディジタル積分器と、この第２のディジタル積
分器の出力に比例した周波数で発振するディジタル電圧
制御発振器と、このディジタル電圧制御発振器の出力に
応じて前記復調する前の信号の位相全制御する位相回転
器と金含む。

次に図面全参照して本発明の詳細な説明する。

最初にディジタル信号処理によるフェーズロック系に関
して従来例に基すいて説明する。

第２図は、ディジタル信号処理によるフェーズロック系
を説明するためのブロック図である。

このフェーズロック系を含む復調装置は、第１図に示し
たようなｎ個のチャンネルをもつ受信搬送波帯の受信信
号を復調して各チャンネルをその基底帯域の信号に変換
するような処理を行なうものとする。

このｎ個のチャンネル（ＣＨＩ、ＣＨ２，・・・ＣＨｎ
）６各は、それぞれのチャンネルの定められたキャリア
をもち、このキャリアの同相成分および直交成分上それ
ぞれ独立に変調して情報を伝送する。

５　− 第１図に示すように、ｎ個のチャンネルの中の第２チヤ
ンネル（ＣＨ２）から第ｎチャンネル（ＣＨｎ）までは
実際にデータで変調された直交多重信号全伝送し、また
第１チヤンネル（ｃｎｌ）はパイロット信号として、第
１チヤンネルのキャリアの同相成分だけを無変調で送出
するものとする。

さて、送信側変調部においては、各チャンネルのキャリ
アの相対的周波数関係は予め一定に定められておシ、従
って受信側復調装置においては、前述のパイロット信号
が、予め定めた基底帯域スペクト２ムの第１チヤンネル
の周波数と位相とで正しく復調部に入力するように、受
信した信号のスペクトラム全体を制御すればよい。これ
によシ、復調部においては、各チャンネルを態別に、変
調部と同じ相対周波数関係をもつ局部的に発生したディ
ジタル発振器出力によシ復調しく同期検波し）、これに
よシ送信側変調部入力における各チャンネルの同相成分
および直交成分の原信号全再現することができる。

６− さて、これを行なうために、受信装置においては、受信
信号をまず、適当な周波数をもつ局部発振器を用すて受
信搬送波帯域から周波数シフトし、前記パイロット信号
の周波数が予め定めた基底帯域スペクトラムの第１チヤ
ンネルの周波数に合致するようにする。こうして、受信
スペクトラム全体を基底帯域スペクトラムに周波数シフ
トしてから、ディジタル処理復調装置に入力する。

ディジタル処理復調装置においては、第２図に示すよう
に、まず、Ａ／Ｄ変換変換器上シ、上述の入力信号を所
定のザンプリング周波数ｆＢ’ｘ用いてサンプルし、こ
れ’（ｉ−Ａ　／　Ｄ変換してディジタル信号データ列
に変換し、以後の処理全ディジタル信号処理として行な
う。

さて、Ａ／Ｄ変換器１の出力は、位相分割器２に供給さ
れ、ここで入力データ列にもとすいて。

実数部データおよび虚数部データが生成され、こうして
複素数のデータ列としてライン２０００’ｅ介して位相
回転器３に供給される。

なお、分波器２は第３図に示すようなオールバスネット
ワークで構成され、パラメータα１〜α。

およびβ１〜βｍ’ｔ−適当に選ぶことによシ、上述の
基底帯域のスペクトラムが専有する周波数範囲内におい
て、実数部出力側と虚数部出力側とが相互に近似的に９
０’の位相差を有するようにした二系列の遅延回路によ
多構成される。

この回路の入力側にＡ　／　Ｄ変換器１の出力を供給す
ることによシ、その二つの出力側においてに。

実数部出力側に対し虚数部出力側は上述の周波数範囲内
において近似的９０°だけ位相が進んだ信号を出力する
。以後この二つの出力全一つの複素数信号の実数部およ
び虚数部として取扱うことによシ、後述するように、入
力信号の位相（従って周波数）に関係する取扱いが非常
に容易となる。

さて、位相分割器２の出力の複素数列の信号２０００は
位相回転器３に供給されるが５位相回転器３には、これ
とともにディジタル電圧制御発振器４からの出力データ
４０００が供給される。

この発振器４は、供給された入力データに比例する周波
数で位相角が回転する複素数データ列を生成する発振器
で、第４図に示すように、入力データｘｖｊ−次次に加
算保持するディジタル積分器と、この積分器の出力ｙに
よＪＭＯ８ｋｙ（ｋは比例定数）および８ｉｎｋｙのｉ
ｉ予めめられているテーブルから読み出して出力するＲ
ＯＭ部とによ多構成されている。なお、こうして構成さ
れた発振器は。

供給されたデータＸに応じて正の周波数はかシでなく０
周波数を横切って負の周波数で発振するデータ列（出力
複素数の位相角が反時計方向に回転するデータ列）ｔ−
生成することも自由で、通常のアナログの電圧制御発振
器（ＶＣＯ）に比して融通性および正確さにおいて優れ
ている。

さて、位相回転器３は供給された二つの複素数の複索乗
算全行なう乗算器である。但し位相分割器２側からライ
ン２０００’を介して供給される複素数ｆｓ＝８ｒ＋Ｊ
８ｔとし発振器４側からライン４００（ｌ介して供給さ
れる複素数ｆ　Ｌ　＝　Ｌ　ｒ　−１−ｊ　Ｌ　Ｉとす
ると１位相回転器３は、Ｓと、Ｌの複素共役τ Ｌとの複累乗算すなわち１ 、７ ＳＬ＝（Ｓｒ＋３８ｔ）（Ｌｒ−ｊＬｔ）９− ＝ＳｒＬｒ＋ＳｓＬ＋＋ｊ　（−８ｒＬ＋−１−８ｔＬ
ｒ）なる演算を行ない、得られた結果の複素数データの
実数部および虚数部？ライン３０００’を介して復調部
５に供給する。

この複素乗算の結果、入力データ信号２０００の位相角
は発振器４からの出力信号４０００の瞬時位相角だけ反
時計方向に回転されてから復調部５に入力される。この
ため入力データ信号２０００は発振器４の発振周波数だ
け低い方に周波数シフトされて復調部５に入力されるこ
とになる（前述のように発振器４は入力制御信号によｌ
′ｔ−含み正負いずれの周波数でも発振可能のため、位
相回転器３によシ、入力データ信号２００（１０’ｅ含
み負正いずれの方向への周波数シフト全行なうことも可
能となる）。

なお、位相回転器３は第５図に示すように乗算器および
加算器を用いて容易に構成することができる。

さて、復調部５においては、この入力データを用いて、
各チャンネルごとに設けた、予め定めた１０− キャリア周波数で発振するディジタル発振器と、上に述
べたと同様な位相回転器とを用いて各チャンネルが０周
波数となるまで上述の入力データを周波数シフトして各
チャンネル全復調し、それぞれのチャンネルの基底帯域
信号とし、さらに低域フィルタ全周いて他チャンネルか
らの干渉全除去して各チャンネルごとにそれぞれ同相成
分データ（実数部データ）および直交成分データ（虚数
部データ）全再現する。

こうして、復調部５においては前記パイロット１６号を
伝送する第１チヤンネルも、他のチャンネルと同様な処
理を受けてその出力側５０００に同相成分出力と直交成
分出力とを生ずる。しかし、前述のように、送信側変調
部においてに第１チヤンネルはその同相成分側入力だけ
’ｋｌとし、直交成分側入力は常にＯとして送出してい
るので、もし受信側復調装置の位相同期制御が正しく行
なわれている場合には、この第１チヤンネルの直交成分
出力は０となるべきものである。従ってディジタル処理
復調装置においては前述の位相回転器３を含むサーボル
ープ全構成し、この直交成分出方が０に近ずくように系
の位相制御全行なうことになる。

さて、これを行なうために従来例においては以下のよう
に構成されている。

すなわち、第２図に示すように第１チヤンネルの複素出
力５０００に一位相回転器６に供給し、−万、この位相
回転器６のもう一方の入力には前記発振器４と同様な構
成のディジタル電圧制御発振器７からの発振器量カフ０
００　全供給し、回転器６において前述の回転器３と同
様な複素乗算を行なう。

後述するように、発振器７の瞬時位相角θ０が第１チヤ
ンネルの出力５０００の瞬時位相角θ・全追随するよう
にフェーズロックループが構成されるが、このため動作
状態においては両者の位相差Δθ＝θ・−００は一般に
１に比較して小さく５回転器６の虚数部分の出力廁Δθ
は殆んどΔθに等しいと見做すことができる。

そこで、この両者の瞬時位相角誤差Δθに対応する出力
全土ずる回転器６の虚数部出力６０００だけ全敗夛フェ
ーズロックルーグの以後の制御信号として用いる。

すなわち、この出力６０００は単位遅延素子８を介して
ｌサンプリング同期だけ遅延され、第１のループゲイン
を設定する増幅器９にょシα′倍されて前述のディジタ
ル電圧制御発振器７０周波数制御データとじて供給され
、これで第１の７二−ズロツクループが構成される。

この結果、第１チヤンネルの出力５０００に定常的の位
相誤差θ・が発生する場合には、発振器７０位相角はこ
れに追随してθ・だけ回転し発振器内部の積分器にこの
値上保持し、この定常位相誤差全吸収し１回転器６の出
力側においてにこの定常位相誤差が打消されて０となる
ように制御される。

しかし、＠１チャンネルの出力の位相角θｅが一定の周
波数ｆ・で回転するような場合、つまシ、復調部５に入
るデータのスペクトラムがｆ・だけ正しい周波からシフ
トしている場合には、上述のループだけでは回転器６の
出力側における位相誤１３− 差を吸収してＯとすることはできなり０これを行なうた
めに更に以下のループが追加される。

すなわち、単位遅延素子８の出力８０００は、さらに第
２のループゲイン全設定する増幅器１０によシβ′倍さ
れて、加算器１１と単位遅延素子１２よシなるディジタ
ル積分器ＩＧ／の入力に供給される。

この積分器ＩＧ’は第２図よル明らかなように、サンプ
リング周期Ｔごとに供給されるつきつぎのデータ全加算
保持して出力する回路で、例えば入力側が０になっても
、現在の値をそのまま保持して、これ？つぎつぎのサン
プリング周期Ｔごとに出力する。

さて、積分器ＩＧ’の出力１１００は前記ディジタル電
圧制御発振器４０周波数制御データとして供給され、こ
れによって第２のサーボループが構成される。

以上に述べた二つのサーボループによシ、この位相制御
系全体は完全２次型ディジタルフェーズ１４− ロックルーズとなるように構成されている。

このため例えば１位相回転器３に供給される信号の中の
第１チヤンネルのパイロット信号の周波数が基底スペク
トラム帯域における第１チヤンネルの正しい周波数から
例えば定常的に一定周波数ｆ・だけ高い方にずれている
場合には、前述の第２のサーボループにより最終的には
積分回路ＩＧ’の中にｆ・に相当するデータが蓄積保持
され５発振器４は周波数ｆ・で発振する出力データ全回
転器３に供給し、この結果復調部５に供給される信号の
スペクトラムはｆ・だけ低い方向に周波数シフトされて
正しい周波数として復調部５に供給される。

こうして、定常的な周波数ずれに対しても位相同転器６
の出力側における位相誤差０として、この周波数ずれ全
積分器ＩＧ’に保持されるデータによって吸収すること
ができる。

しかしながら、以上に述べた構成においてに、第２のル
ープはその内部に復調部５金含み、この復調部５の中に
は前述のように第１チヤンネルだけのデータ金他のチャ
ンネルから分離して取シ出すための比較的狭帯域の低域
フィルタを含むために、これによる大きな遅延が発生し
、ループゲインを決定する増幅器１０の定数β′を小さ
く設定せざるｔ得ず、このためにドツプラ等による受信
搬送波帯信号の急激な周波数変化に対して制御系が追随
できず不安定になるとｂう欠点がある。

以下に述べる本発明の回路は、このような欠点金除去し
て受信搬送波帯信号の急激な周波数変化に対しても系が
安定かつ速やかに追随するように改善した周波数ずれ吸
収回路を提供する。

次に本発明をその一実施例について図面全参照して詳細
に説明する。

第６図は本発明の一実施例を示すブロック図である。

本実施例は、Ａ／Ｄ変換変換器１栢 位相回転器３，ディジタル電圧制御発振器４，復調部５
．ディジタルフェーズロックルーズ２０。

位相補償回路２１．第３のループゲインを設定する増幅
器２２．加算器２３および単位遅延素子２４で構成され
る第２のディジタル積分回路ＩＧｚを含む。

さて、本実施例におけるＡ／Ｄ変換変換器１梠振器４お
よび復調部５は、以上に説明し第２図に示した従来例の
対応する諸要素と全く同じものである。

従って、前述したと全く同様にして、第１チヤンネルの
復調された複素出力は，復調部５からライン５０００ｔ
−介してディジタル７エーズロツクルーズ２０（以後Ｄ
ＰＬＬ２０）の入力として供給される。

さて、このＩ）Ｐ　ＬＬ　２　０は第７図に示すように
前述と同様な完全２次型ディジタルフェーズロックルー
プを構成している。

すなわち、位相回転器２０６．単位遅延素子２０８、第
１のループグイ／ｌ−設定する増幅器２０９、加算器２
１３，およびディジタル電圧制御発振２０７で構成され
る第１のループは、第２図で説明した位相回転器６．単
位遅延素子８．増１　７− 幅器９，および発振器７による第１の７エーズロツクル
ープと全く同様に動作する。

さらに、これに追加された、第２の７エーズロツクルー
プ、すなわち、上述の第１の７エーズロツクループにお
ける増幅器２０９のかわシに、第２のループゲインを設
定する増幅器２１０と、加算器２１１および単位遅延素
子２１２で構成される第１のディジタル積分器ＩＧＩと
によ）閉じたループ全構成する第２の７エーズロツクル
ープ金含み，このループは第２図における積分器ＩＧ’
を含む第２のフェーズロックループと同様にしてＤＰＬ
Ｌ２０の入力側に現われる周波数誤差を追随する。

例えば、復調部５に入力する信号の周波数が正しい周波
数よりｆ・だけ高い周波数にずれている　゛場合には、
復調部５の第１チヤンネルの出力５　０　０　０。

つｆｉｊ５ＤＰＬＬ２０の入力には、位相角がこのずれ
周波数ｆ・で反時計方向に回転する複素数データ列が誤
差信号として現われるが、位相回転器２０６の出力側（
回転器２０６の虚数部出力側）に生ず１　８ー る位相誤差が積分器ＩＧＩ内に次次に加算され、積分器
ＩＧＩ内に保持されるデータの値は遂にこのずれ周波数
ｆ・に達し、これによりディジタル電圧制御発振器２０
７はＤＰＩ、Ｌ２０の入力に現われている誤差信号と周
波数および位相が一致してフェーズロックされる。

こうしてＤＰＬＬ２０に入力された誤差信号によりｉ示
される復調部５への入力信号の周波数ずれおよび位相ず
れは、ディジタル制御発振器２０７によシ局部的に吸収
されて、回転器２０６の出力には誤差の打ち消された信
号を与える。

従って、このディジタル電圧制御発振２０７の出力全ラ
イン２０７０′！ｉ−介して位相補償回路２１に供給し
、各チャンネルのデータ出力に現われる同様な位相誤差
を打ち消すことができる。

位相補償回路２１は、第８図に示すように、復調部５の
各データチャンネル出力に、位相回転器２０６と同じ位
相回転器２１−２〜２１−ｎを設け、この各位相回転器
２１−２〜２１−ｎＫＤＰＬＬ２０の中のディジタル電
圧制御発振器２０７の出力２０７（ｉ−供給し、各デー
タチャンネルに現われる位相誤差全パイロットチャンネ
ルに現われた位相誤差によって打ち消すものである。

なお、この完全２次製ディジタルフェーズロックルーズ
を構成しているＤＰＬＬ２０は、その両方のループとも
、ループ内に許される最小の遅延金倉むのみであるため
、増幅器２０９　Ｋよる第１のループゲインαおよび増
幅器２１０による第２のループゲインβともに充分高く
設定することが可能である。とくに第２のループゲイン
βは第２図における第２のループゲインβ′に比して遥
かに高く設定することができる。このため、入力信号の
周波数に急激な周波数変動があっても、ＤＰＩ、Ｌ２０
は高速でこの周波数変動に追随し局部的にこれを吸収す
る。こうして吸収された周波数誤差は第１のディジタル
積分器ＩＧＩの出力２１１０に保持されている。

さて、本実施例においては、以上に述べたＤＰＬＬ２０
による局部的なループのほかに、更に復調部５を含む第
３のループ全音している。

すなわち、完全２次型ディジタル７エーズロツクルーブ
を構成するＤＰＬＬ２０の中に含まれる第１のディジタ
ル積分器ＩＧＩの出力２１１０は、第６図に示すように
、さらに第３のループゲインを設定する増幅器２２に導
かれ、ここでγ倍されて。

次に加算器２３および単位遅延素子２４で構成される第
２のディジタル積分器ＩＧ２に供給される。

この積分器ＩＧ２の出力は、前記ディジタル電圧制御発
振器４の周波数制御入力として供給され、かくして復調
部５を含む第３の７エーズロツクループが構成される。

この第３のフェーズロックループは、その内部に復調部
５を含み、この復調部５の中には、前述のように、第１
チヤンネルを他のチャンネルから分離するための比較的
狭帯域のフィルタを含むため、これによる大きな遅延が
発生し、このループのループゲイン全決定する増幅器２
２の定数γはこれを大きく設定することはできない。従
って。

受信信号に急速な周波数ずれ等の変化が起る場合には、
発振器４０周波数はこの変化に追随できず、２１− このため、この周波数変化はそのままＤＰＬＬ２０の入
力側誤差信号として現われる。

前述のように、ＤＰＬＬ２０は急激な位相変化および周
波数変化に対して追随可能でアシ、これらの速い変化全
局所的に（ＤＰＬＬ２０の内部で）吸収するため系が同
期はずれ等奮起して不安定に陥いるといった状態は起ら
ない。しかも、ＤＰＬＬ２０の中で吸収された第１チヤ
ンネルの周波数誤差位相誤差は位相補償回路２１におい
て、そのまま各データチャネルに同様に発生するこれら
の誤差を取除くのに用いられる。この結果、速い変化に
対してはＤＰＬＬ２０の作用によｐ系の安定性全確保し
、また、各データチャンネルに現われる位相誤差全補償
する。

一方５例えば受信入力信号に最初に急激な周波数ずれが
起シ、以後このずれた周波数数がそのまま持続する場合
には第３のループの作用によシ以下のように動作する。

すなわち、受信入力信号が急激な周波数ずれ奮起した当
初においては、この周波数ずれ［ＤＰＬＬ２２− ２０の内部にある第１のディジタル積分器ＩＧＩに蓄積
保持されるデータによって急激に吸収される。すなわち
ＤＰＬＬ２０内にあるディジタル電圧制御発振器２０７
の発振周波数がこのずれ周波数に追いついて位相同期さ
れるため、位相回転器２０６の出刃（虚数側出力）は殆
んど０になり。

この状態で、発振器２０７の発振周波数は積分器ＩＧ１
に保持されるデータによって決定された値になシ、これ
はまた吸収したずれ周波数に等しくなっている。

以後この周波数ずれかこのまま持続すると、積分器ＩＧ
Ｉに蓄積されたこのデータは、第３のループのループゲ
イン全決定する比較的小さいループゲイン定数γによっ
て定まる割合で除徐にライン２１１０’に介して第２の
ディジタル積分器ＩＧ２に移され、最終的の定常状態に
おいては、第１のディジタル積分器ＩＧ１の内部に保持
されるデータはすべて第２のディジタル積分器ＩＧ２側
に移され、第１のディジタル積分器■Ｇ１側のデータは
０となる。すなわち、定常状態における周波数ずれはす
べて復調部５の前にあるディジタル電圧制御発振器４に
よシ吸収され、従って、復調部５に入力される信号は各
チャンネルがそれぞれ−の正しい周波数として供給され
る。これによシ、復調部５内において、内部の各チャン
ネルのフィルタに対して入力信号の周波数がずれている
ために発生する悪影響金除くことができる。

このように第３のループは受信入力信号に定常的な大き
な周波数ずれが生ずる場合、あるいは比較的緩慢に変化
する大きな周波数ずれが生ずる場合にとくに有効に機能
する。

以上のように１本実施例によると、受信人力信号の急速
な位相変化周波数変化に対してはＤＰＬＬ２０の内部に
ある発振器２０７がこれ全急激に追随してその誤差全吸
収し系の安定性を確保し、さらにこれらの変化によって
各データチャンネルに発生する誤差全敗シ除く。一方、
定常的なあるいは緩慢な周波数ずれに対しては、発振器
４によシこの周波ずれを復調部５の前で取除き、入力信
号にたとえ大きな周波数ずれ？生じても復調動作に同等
支障を生じないようにすることができる。

なお、以上は本発明の一実施例を示したもので本発明は
これに限定されるものではない。

例えば、受信信号のスペクトラム構成も第１図に示した
もの以外に種種の形式が存在し、また。

そのパイロット信号の伝送も最低チャンネルの同相成分
側に限定される必要はなく、他のいずれのチャンネルの
いずれの側を用いてもよい。勿論この場合には復調装置
側の構成もこれに合せることが必要である。

また、例えば、最低チャンネルおよび最高チャンネルの
二つのチャンネルによシパイロット信号全伝送し、受信
側では復調後の両チャンネルに６各のパイロット信号に
追随する二つの独立したＤＰＬＬ　’ｉ設け、各ＤＰＬ
Ｌの内部に設けられたディジタル積分器の出力の平均値
金弟３のループゲインを決定する増幅器によシγ倍して
共通の第２のディジタル積分器に入力し、この出刃を復
調部に入る信号の周波数を制御するディジタル電圧制御
発振器の周波数制御信号として供給すること２５− によシ本実施例と同様な動作を行なわせるようにするこ
ともできる。

また、この場合における各データチャンネルに発生する
誤差出力の除去に関しては、本実施例で説明した動作を
基として種種の変形をとることも可能である。

以上のように、本発明によると、受信入力信号の急速な
位相変化・周波数変化に対しては、復調部の後に設けら
れた局所的に動作する完全２次をディジタルフェーズロ
ックループによシ、これらの変化全高速に追随してその
ずれを吸収し、高速動作に対する系の安定性全確保し、
また、これらの変化によって各データチャンネルに同様
に現われる誤差出力全吸収し、各データチャネルに与え
るこれらの影響全除去することができる。

さらに、前記完全２次型ディジタルフェーズロックルー
プ中において、吸収した周波ずれ情報を保持するディジ
タル積分器出力を、第２のディジタル積分器を介してデ
ィジタル電圧制御発振器の周波数制御電圧として供給し
、この発振器にょ少２６− 前記復調部に入力する前の信号の周波数を制御するよう
にした復調部を含む第３の制御ループ全役けることによ
り、受信人力信号の定常的な周波数ずれあるいは緩慢に
変化する周波数ずれに対しては、この第３の制御ループ
によシ復調部に入力する前の信号においてこれらの周波
ずれｔ取除き、これによシ周波数ずれに基ずく復調部の
フィルタ動作に現われる悪影響金除去することができる
。

本発明によると以上の動作全ディジタル信号処理を用い
て行なう周波数ずれ吸収回路全提供できる。

【図面の簡単な説明】

第１図は受信信号のスペクトラム構成全説明するための
図、第２図はディジタル信号処理によるフェーズロック
系を説明するためのブロック図。 第３図は位相分割器を説明するための図、第４図はディ
ジタル電圧制御発振器全説明するための図、第５図は位
相回転器全説明するための図、第６図は本発明の一実施
例を示すブロック図、第７図は本実施例で用いるディジ
タルフェーズロックルーズＤＰＬＬ′ｌｔ示すブロック
図および第８図は本実施例で用いる位相補償回路を示す
ブロック図である。 図において。 ｌ・・・・・・Ａ　／　Ｄ変換器、２・・・・・・位相
分割器、３゜６．２１−２〜２１−ｎ、２０６・・・・
・・位相回転器、４．７，２０７・・・・・・ディジタ
ル電圧制御発振器。 訃・・・・・復調部、８．ｌ　２，２４，２０８，２１
２−・・・・・単位遅延素子、９，１０，２２，２０９
，２１０・・・・・・増幅器、１１，２３，２１１，２
１３°旧°゛加算器、ＩＧ’、ＩＧＩ、ＩＯ２・・・・
・・ディジタル積分器。 −６４− 早［図

Claims (1)

1. 【特許請求の範囲】 動的な周波数変化を生ずる伝送路金倉して受信された受
   信搬送波帯信号よシ所望のチャンネルの基底帯域信号を
   復調する復調装置において、復調された特定のチャンネ
   ルの基底帯域信号から復調する前の信号の位相ずれおよ
   び周波数ずれ全検出してこれらを局所的に吸収する完全
   ２次型ディジタルフェーズロックループと、 この吸収した位相ずれおよび周波数ずれ情報を用いて復
   調された他のチャンネルの基底帯域信号に現われる位相
   ずれおよび周波数ずれを補償する手段と、 前記完全２次型ディジタルフェーズロックループのに一
   プフ・イルタに含まれる第１のディジタル積分器の出力
   を入力とする第２のディジタル積分器と、この第２のデ
   ィジタル積分器の出力に比例した周波数で発振するディ
   ジタル電圧制御発振器と。 このディジタル電圧制御発振器の出力に厄じて前記復調
   する前の信号の位相を制御する位相回転器と、 を含むこと全特徴とする周波数ずれ吸収回路。