JPS6045459B2 - メモリバンク制御方式 - Google Patents

Description

【発明の詳細な説明】 この発明は情報処理システムにおけるメモリバンク制
御方式に関するものである。

従来技術において、プロセッサの持つアドレスビット
で制御できる最大メモリ容量を超えてメモリ増設の要求
があつた場合、バンクアドレスビットを設け、該バンク
アドレスビットをプロセッサの出力命令によつて設定す
れば可能であつた。

例えはプロセッサアドレスが１６ビットあり、最大Ｍキ
ロバイトのメモリ制御できるとき、バンクアドレスビッ
トを１ビット追加することによつて、バンク１のＭキロ
バイトとバンク２のＭキロバイトの合計１２８キロバイ
トのメモリを制御できるようになる。 ところが従来技
術では、バンクアドレスビットの制御をプロセッサの出
力命令、（以後出力命令とはバンク切り換え用出力命令
を意味する）で行なつているため、出力命令によつてバ
ンクを切り換えた時、該出力命令の次に実行すべき命令
はアドレスを＋α（αは該出力命令の命令長を示すバイ
ト数）したアドレス位置の命令ではなく、切り換えられ
たバンクにあつて、＋αされたアドレス位置の命令とな
る。

第１図によつて説明する。 第１図は、従来のバンクメ
モリ制御方式における命令の流れ図を示す。第１図にお
いて、バンク１に格納されている命令、例えば１のアド
レスは、バンクアドレスビット ゛ｏ’ とバンク内ア
ドレスビット ’Ｘ１’ とを合せて’ＯＸＩ’で表わ
される。同様に命令２は’０Ｘ２’でアドレスが表わさ
れ、命令３′は’ＯＹＩ’てアドレスが表わされる。バ
ンク２に格納されている命令、例えば３ヨは、バンクア
ドレスビット ’１’ とバンク内アドレスビット ’
Ｘ３’ とを合せて’１Ｘ３’でアドレス表示され、同
様に、命令４は“１Ｙ２’で表示される。そして、バン
ク２における命令３は、バンクアドレスを除いたバンク
内アドレスにおいて、バ・ンク１における命令２に＋１
した相対アドレスを有するようになつている。すなわち
、命令２がバンク内アドレス’Ｘ２’をもつのに対し、
命令３は、それに＋１した相対アドレYモw３’をパンク
内アドレスとしてもつている。バンク２における命令４
も同様に、バンク１における命令３″のバンク内アドレ
ス６Ｙｒに＋１した相対アドレス゜Ｙ２゛をバンク内ア
ドレスとしてもつようになつている。さて、バンク１に
おいてメモリアドレス′０Ｘ１の命令１を実行し、メモ
リドレス“０Ｘ２゛の命令２によつてバンクアドレスビ
ットを０から１に変えたとき、次に実行する命令はメモ
リアドレス“０Ｘ３゛の命令ではなく、バンク２に存在
し、バンクが異なるだけでバンク１のメモリアドレス０
Ｘ３゛の命令と同じ相対位置を占めるメモリアドレス゜
１Ｘ３゛の命令３となる。

従つて、命令３としてジャンプ命令を用いれば命令３を
実行して初めてバンク２のメモリ内を自由にジャンプす
ることができる。しかるに、バンク１の命令１からバン
ク２の命令４に処理を移したい場合、命令２の出力命令
によりバンクをバンク１からバンク２へ移し、命令３の
ジャンプ命令により命令４へジャンプするルート１（図
中Ｒｌ，Ｒ「）をとるか、バンク１の命令２をジャンプ
命令とし、同バンクのメモリアドレス４０Ｙｒの命令３
″へジャンプし、命令３″の出力命令によりバンク２に
移り、バンク１のメモリアドレス“０Ｙ２゛と相対的同
位置を占めるメモリアドレス６１Ｙ２１の命令４へとジ
ャンプするルート２（図中Ｒ２，Ｒ２″）をとることに
よつて可能てある。

ところが従来技術のこの方式では、バンクを切り換える
出力命令を実行する時、出力命令の次に一実行する命令
のための領域として切り換え後のバンクにおいて切り換
え前のバンクの出力命令の次のアドレスと相対的に同じ
位置を用意しておかなければならないという制約があつ
た。

第１図で説明すると、バンク１の出力命令２を実行する
こと５によりババンク２の命令３のための領域として命
令２の次のアドレス“０Ｘ３゛の命令と相対的に同じ位
置にあるバンク２のアドレス゜１Ｘ３゛を用意する必要
があることになる。もしこの領域が用意されてなければ
出力命令２を実行するといわゆる・命令の暴走が起り以
後の動作が保証されなくなる。また、前述の制約のため
命令のアドレス割付けが困難であつた。すなわち、アド
レス割付において全てのバンクのアドレス関係を知つて
おく必要があり、新しく出力命令を迫加する場合バンク
切り換え後のバンクでの命令領域を用意しなければなら
なかつた。この発明は、上述のような従来技術の欠点を
克服するためになされたものであり、従つてこの発明の
目的は、メモリバンクのバンク切換を自由におこなうこ
とができ、切り換えた後に実行すべき命令の領域を一々
気にしなくても、命令の暴走などが起る心配のない、極
めて好都合なメモリパン・ク制御方式を堤供することに
ある。

この発明の構成の要点は、バンクアドレスを切り換える
出力命令が実行された時点でバンクを切り換えるという
従来の方式ではなく、予めバンクアドレス切換の意志表
示を設定しておき、それ以後初めて或る特定命令、例え
ばジャンプ命令などを実行した時点でバンク切換をおこ
なう方式とした点にある。

次に図を参照してこの発明を詳しく説明する。

第２図は、この発明によるバンクメモリ制御方式におけ
る命令の流れ図を示し、第３図はこの発明の一実施例を
示すブロック図である。これらの図において、１００は
プロセッサ、２００はメモリ、３００は状態保持ラッチ
、４００はメモリバンク制御装置、を示す。先すこの発
明の一実施例の構成を第３図を参照して説明する。

第３図において、プロセッサ１００からアドレス線（Ａ
ｌ５〜ＡＯ）がメモリ２００に送られている。

またプロセッサ１００からデータ線（Ｄ７〜ＤＯ）がメ
モリ２００とメモリバンク制御装置４００とプロセッサ
の一定サイクルの状態を保持する状態保持ラッチ３００
に接続されている。さらに命令の中の各処理サイクルの
先頭を示す同期信号（以下ＳＹＮＣと呼ぶ）が状態保持
ラッチ３００とメモリバンク制御装置４００に印加され
、データ取り込みを表示するデータ入力信号（以下ＤＢ
ＩＮと呼ぶ）と命令処理をさらに分割するマシンサイク
ル毎に出る刻時信号（以下φ２と呼ぶ）がメモリバンク
制御装置４００に印加されている。状態保持ラッチ３０
０からは書込み信号ＷＯ、出力命令を示す、″０ＵＴ、
命令の第１回目の処理を示す信号Ｍ１、メモリリードを
示す信号■休恨がメモリバンク制御装置４００に、書込
み信号ＷＯ、メモリリード信号ＭＥＭＲがメモリ２００
に印加される。メモリバンク制御装置４００からバンク
アドレスを示す信号ＢＡＮＫｌがメモリ２００に送られ
、メモリ２００からは応答信号ＲＥＡＤＹがメモリバン
ク制御装置４００に返送されている。第４図は、第３図
におけるメモリバンク制御装置４００の具体的な論理回
路図である。

第４図において、１乃至７はそれぞれインバータ、８乃
至２１はそれぞれアンドゲート、２２はデコーダ、２３
はカウンタ、２４乃至２６はそれぞれフリップフロップ
、を示す。第４図の構成を説明すると、アンドゲート８
に、メモリリード信号ＭＥＭＲと命令の第１回目の処理
信号Ｍ１と、それにインバータ１を介して書込み信号Ｗ
。

とが印加され、その出力がアンドゲート９に送られてい
る。アンドゲート９にはさらにデータ入力信号ＤＢＩＮ
と応答信号ＲＥＡＤＹが接続され、この出力がデコーダ
２２の許可入力端子ＥＮに送られている。デコーダ２２
にはデータ線（Ｄ７〜０）の８本が入つており、デコー
ダ２２の出力Ａがアンドゲート１２に送られ、アンドゲ
ート１２の他の入力側には刻時信号φ２がインバータ２
を介して入り、その出力がフリップフロップ２４のセッ
トＳ入力端子に送られている。フリップフロップ２４の
出力間はアンドゲート１３とインバータ３を介してアン
ドゲート１４に送られている。アンドゲート１３には同
期信号ＳＹＮＣが入つており、その出力がインバータ４
を介してカウンタ２３のカウントアップ入力ＵＰ端子に
入力されている。同期信号ＳＹＮＣがアンドゲート１４
に接続され、その出力はカウンタ２３のリセットＲに入
力端子に入つている。カウンタ２３の重みＯ出カー６０
がアンドゲート１０とインバータ５を介してアンドゲー
ト１１に接続され、重み１出力′０１がアンドゲー口０
と１１に接続されている。アンドゲート１０にはデータ
入力信号ＤＢＩＮが入力され、その出力がアンドゲート
１５に送られている。アンドゲート１１には同期信号Ｓ
ＹＮＣが入力され、その出力がアンドゲート１６に送ら
れている。アンドゲート１５と１６に刻時信号φ２がイ
ンバータ２を介して接続されており、アンドゲート１５
の出力がフリップフロップ２４のＲ入力端子に入つてい
る。アンドゲート１７に書込み信号Ｗ。と出力命令″０
ＵＴが入り、その出力がアンドゲート１８，１９に送ら
れ、アンドゲート１８でデータ線ＤＯの１ビットとアン
ドをとつてフリップフロップ２５のＳ入力端子に入り、
アンドゲート１９でデータ線ＤＯの１ビットがインバー
タ６を介してアンドをとり、フリップフロップ２５のＲ
入力端子に入つている。フリップフロップ２５の出力Ｒ
がアンドゲート２０とインバータ７を介してアンドゲー
ト２１に入り、アンドゲート２０でアンドゲート１６の
出力とアンドがとられ、フリップフロップ２６のＳ入力
端子に入つている。さらにアンドゲート２１でアンドゲ
ート１６の出力とアンドがとられフリップフロップ２６
のＲ入力端子に入つている。フリップフロップ２６の出
力間がバンク信号ＢＡＮＫ２として送られている。次に
この発明の動作について説明を行なう。

先ず第３図において概略的な動作を説明すると、プロセ
ッサ１００から命令の処理サイクルの最初に出る同期信
号ＳＹＮＣによりデータ線Ｄ７〜ＤＯ上のデータが状態
保持ラッチ３００にセットされると、この内容により書
込み信号Ｗ。、出力命令による出力信号６ＵＴ、最初の
処理サイクルを示す信号Ｍ１、メモリ読出しを示す信号
ＭＥＭＲが第３図に示すようにメモリバンク制御装置４
００に送られ、書込み信号Ｗ。と読出し号ＭＥＭＲがメ
モリ２００に送られる。メモリバンク制御装置４００は
状態保持ラッチ３００から情報を受取り、命令の最初の
処理の第１サイクル（プロセッサ１００がメモリ２００
から命令を読出すサイクル）でメ・モリ２００から応答
信号ＲＥＡＤＹが返つたとき命令を解読し、それが目的
の命令（例えばジャンプ命令）であると動作を開始する
。命令の処理回数を計数し、それが一定の回数になると
次の命令の読出し時点が分るので（ジャンプ命令ならば
３処・理回数）命令の読出しのためにプロセッサ１００
がメモリ２００にアドレスＡｌ５〜ＡＯを送出した時点
でメモリバンク制御装置４００にてバンクアドレスを現
バンクアドレスから切り換えるべきバンクアドレスに切
り換える。切り換えはメモリノバンク制御装置４００か
らメモリ２００へ信号ＢＡＮＫ２を送ることによつて可
能であり、ジャンプ命令によつて切り返え後のバンク内
の領域へ自由に分岐することができる。従つて、バンク
を切り換えたいとき、出力命令′０ＵＴにより切換アト
レスを設定しておけば、例えばジャンプ命令を検出した
時点で次の命令からバンクが切り換えられることになる
。次に第４図によりメモリバンク制御装置４００の、動
作を詳しく説明する。プロセッサ１００からの情報を状
態保持ラッチ３００からもらい、命令処理の第１サイク
ルを示す信号Ｍ１とメモリ動作を示す信号■休恨及び書
込みを示す信号Ｗ。の否定信号（インバータ１で反転し
ている）と、プロセッサへのデータ取込み時期を示すデ
ータ入力信号ＤＢＩＮがあるとき、メモリからデータ確
定を示す応答信号ＲＥＡＤＹがあつた時点がアンドゲー
ト８，９で示されると、アンドゲート６の出力が命令解
読デコーダ２２の許可入力ＥＮを゛１゛とするのでデコ
ーダ２２はデータ線８本からデータＤ７〜０を取り込み
、例えばジャンプ命令を解読しその出力Ａを゜１゛にす
る。デコーダ２２の出力Ａがアンドゲート１２に送れる
と刻時信号φ２がＯの時点（インバータ２で反転されて
いる）でアンドゲート１２を通してフリップフロップ２
４を“１゛にセットするので、命令の、各処理サイクル
を示す同期信号ＳＹＮＣが出たときアンドゲート１３の
アンドがとれ、インバータ４を通してカウンタ２３をカ
ウントアップすることになる。ただし、インバータ４で
反転しているので同記信号ＳＹＮＣが１から０になる遷
移時点でカウントされる。従つて、フリップフロップ２
４が“１゛の間、同期信号ＳＹＮＣが出るたびにカウン
タ２３がカウントアップされ、その出力ｉ１が“１゛で
間０が゜０゛のときアンドゲート１１のアンドがとれる
（出力″００はインバータ５で反一転されている）ので
刻時信号φ２の“０゛のときアンドゲート１６でアンド
がとれるとアンドゲート２０，２１に送られる。アンド
ゲート２０，２１はフリップフロップ２５の出力Ｏの値
によつてどちらかがアンドがとれるようになつている。
フ３リップフロップ２５の出力状態は切り換えたいバン
クアドレスを示している。従つてバンクアドレスが゛１
゛ （フリップフロップ２５の出力間が゜ｒの場合）な
らばアンドゲート２０のアンドがとれフリップフロップ
２６を１にセットし、パンｔクアドレスが６０３（フリ
ップフロップ２５の出力谷が、 “Ｏ゛の場合）ならば
アンドゲート２１のアンドがとれる（インバータ７によ
つてフリップフロップ２５の出力間が反転されている）
のででフリップフロップ２６を６０′に、セットするこ
とになる。フリップフロップ２６は現バンクアドレスを
示しており、その出力Ｏがバンク２（ｒのときバンク２
を示し“０゛のときバンク１を示す）によりメモリを選
択している。このようにしてジャンプ命令等を解読し、
同期信号ＳＹＮＣの回数を数えた後現バンクアドレスを
前もつて設定されたバンクアドレスに切換えることがで
きる。他方、同記信号ＳＹＮＣさらに１回カウントし）
カウンタ２３の出力間０も１になつたとき次の命令読出
し後の命令取り込みを示すデータ入力信号ＤＢＩＮが出
るとアンドゲート１０でアンドがとれ、刻時信号φ２の
゜０゛のときアンドゲート１５でアンドがとれるので、
フリップフロップ２４・が“０゛にセットされ、初期状
態にもどることになる。するとインバータ３により同期
信号ＳＹＮＣが出た時点でアンドゲート１４でのアンド
がとれカウンタ２３をカウントしない状態にしてしまう
ので、その出力′０１，″００はＯにもどり、次にジャ
ンプ命令等が解読されるまでカウントを停止する。また
、ある時期にバンク切り換えの出力命令が出ると、その
処理において出力命令を示す信号（）ＵＴが出るので書
込みを示す信号Ｗ。が゜１゛になつた時点でアンドゲー
ト１７でアンドがとれる。アンドゲート１７の出力はア
ンドゲート１８，１９に送られており、データ線の１ビ
ットが１であればアンドゲート１８のアンドがとれフリ
ップフロップ２５を６ｒにセットし、データ線が０であ
ればインバータ６によりアンドゲート１９のアンドがと
れるのでフリップフロップ２５を０にセットすることに
なる。すなわち、バンクアドレスを切り換えたいときは
、出力命令信号ｂ訂によつてデータ線の１ビットである
バンクアドレスビットを設定し、フリップフロップ２５
の出力状態を予め反転させておくことが必要である。こ
の意味で、点線で囲まれた回路部分Ｓは、バンクアドレ
スの切換を前もつて設定する機能をもつた設定回路と云
うことができる。このように設定がなされた以後、例え
ばジャンプ命令がデコーダ２２において解読されると、
先に述べたところに従い、その次の命令の読出し時点で
アンドゲート１６より出力が出て、先に設定されていた
フリップフロップ２５の状態出力と相まつてフリップフ
ロップ２６を反転させ、その状態出力信号によつてバン
クアドレスの切換を実行する。以上述べた如き構成であ
るからこの発明にあつては、次の如き効果を得ることが
できる。

（１）バンク切換の出力命令を出した次の命令からバン
クを切り換えるのではなく、バンク切換の出力命令を出
して以後、初めてのあらかじめ決めておいた命令（例え
（、ｆジャンプ）があつたその次の命令の段階からしく
ンクを切り換えるのに、バンク間の命令の接続が簡単に
できるようになつた。

（２）あらかじめ決めておいたバンク切換時期を示す命
令にジャンプ命令等の分岐命令を使えるので、切り換え
後のバンクの任意の番地へ分岐でき、固定分岐であつた
従来技術に比べ、命令の接続に一ー気をつかわなくても
、命令の暴走を防ぐことができるようになつた。

この発明の効果を第２図で説明すると、従来技術の第１
図においての命令接続が固定的であつたのに比べ、第２
図ではバンク１の命令１（アドレス０Ｘ１）でバンンク
アドレスをバンク２に切り換えるべき設定しておき、命
令２の解読時ジャンプ命令を解読するようにしておけば
、切り換え後のバンクでの次の命令のアドレスが命令２
のアドレス“０Ｘ２゛に対し相対的に＋１した゜１Ｘ３
゛ではなく命令３のようなアドレス１Ｙ２゛にすること
できるようになる（この場合、ジャンプアドレスぱＹ２
゛に設定しておくのは勿論である）。

従つて、従来技術の、如き中継して命令を接続するので
はなく、直接に命令を接続（ルートＲ１）できるという
効果がある。

【図面の簡単な説明】

第１図は、従来のバンクメモリ制御方式における命令の
流れ図を示す。 第２図は、この発明によるバンクメモリ制御方式におけ
る命令の流れ図を示し、第３図はこの発明の一実施例を
示すブロック図であり、第４図はメモリバンク制御装置
の具体的な論理回路図を示す。図において、１００はプ
ロセッサ、２００はメモリ、３００は状態保持ラッチ、
４００はメモリバンク制御装置、ｌ乃至７はそれぞれイ
ンバータ、８乃至２１はそれぞれアンドゲート、２２は
フデコーダ、２３はカウンタ、２４乃至２６はそれぞれ
フリップフロップ、を示す。

Claims (1)

【特許請求の範囲】
1. １ プロセッサと、該プロセッサのもつアドレス選択用
   ビットおよびバンクアドレスビットによりアドレス操作
   されるバンク構成のメモリと、前記プロセッサかららの
   命令により前記メモリのバンク切換を制御するメモリバ
   ンク制御装置とから成り、該メモリバンク制御装置は、
   現に使用中のメモリバンクから次に切り換えて使用すべ
   きメモリバンクのバンク切換を、プロセッサからのバン
   ク切換用命令により前もつて設定する手段を有し、その
   設定後、プロセッサからの命令中に、該バンク切換用命
   令とアドレスが連続することを要せずして配置されたジ
   ャンプ命令が初めて検出されると、該ジャンプ命令を実
   行し、その実行終了直後の時点でバンク切換を実行する
   ようにしたことを特徴とするメモリバンク制御方式。