JPS6043938A - 時分割多重伝送同期検出装置 - Google Patents
時分割多重伝送同期検出装置Info
- Publication number
- JPS6043938A JPS6043938A JP58152792A JP15279283A JPS6043938A JP S6043938 A JPS6043938 A JP S6043938A JP 58152792 A JP58152792 A JP 58152792A JP 15279283 A JP15279283 A JP 15279283A JP S6043938 A JPS6043938 A JP S6043938A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- remainder
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は時分割多重伝送同期検出装置に関する。
データ伝送装置においては送受信の符号の間で同期をと
ることが必要である。il、l;に時分割多車の場合に
は、lフレーム毎に四回1t−1ビットパターンン挿入
して所望のデータと同門1g号とケ明イ1vに識別させ
る必要がある。この時分割予知伝送しこおける従来の同
期方式にはいわゆるユニークパターン方式と探索方式と
がある。11コl1者のユニークパターン方式には数f
14の方式があるが、ここでは代ぺ的な4つの例を第1
図a、b、c、dについて述べる。第1図aの方式は一
般データと同期(g号とケ明イ1iにするために、一般
データの1ビツトの長、!′?通′帛のものよシ技くし
、1ビツト内で和からII、4に変化するデータ乞1−
1」とし、「L」から「1(」に′!5゛化するデータ
?「0」としたものである。この)j ’v’c、は一
般データの1ビツトの長さケ1m常の方式より2侶・必
要とする欠点がある。第1図すは同期VC8ピットを必
゛皮とするもので、かつ、図のように回j!Jlビット
は「0」が6ケ連続しているからそ7’Lと区別するた
めに−)役データの「0」を6ケ以上にしノCいように
5ケ「0」が連!介すると途中にダミーDYの「1」乞
挿入するようにした方式である。こ1/) ノーi 、
i:l:j・よ同Uに8ビツトも必要とし、かつ一般デ
ータにもダ−,−1)Yの「11ケ浦入する8砦がある
、!?v)欠点ゲ1、νつている。
ることが必要である。il、l;に時分割多車の場合に
は、lフレーム毎に四回1t−1ビットパターンン挿入
して所望のデータと同門1g号とケ明イ1vに識別させ
る必要がある。この時分割予知伝送しこおける従来の同
期方式にはいわゆるユニークパターン方式と探索方式と
がある。11コl1者のユニークパターン方式には数f
14の方式があるが、ここでは代ぺ的な4つの例を第1
図a、b、c、dについて述べる。第1図aの方式は一
般データと同期(g号とケ明イ1iにするために、一般
データの1ビツトの長、!′?通′帛のものよシ技くし
、1ビツト内で和からII、4に変化するデータ乞1−
1」とし、「L」から「1(」に′!5゛化するデータ
?「0」としたものである。この)j ’v’c、は一
般データの1ビツトの長さケ1m常の方式より2侶・必
要とする欠点がある。第1図すは同期VC8ピットを必
゛皮とするもので、かつ、図のように回j!Jlビット
は「0」が6ケ連続しているからそ7’Lと区別するた
めに−)役データの「0」を6ケ以上にしノCいように
5ケ「0」が連!介すると途中にダミーDYの「1」乞
挿入するようにした方式である。こ1/) ノーi 、
i:l:j・よ同Uに8ビツトも必要とし、かつ一般デ
ータにもダ−,−1)Yの「11ケ浦入する8砦がある
、!?v)欠点ゲ1、νつている。
7,1〜1図Cは四則に44ピツトも必要とするととも
に−Itデータの「()」も41ビツト以下とさせる必
要がある欠点ケ持っている。
に−Itデータの「()」も41ビツト以下とさせる必
要がある欠点ケ持っている。
第1図dはスタートSのi」ifに一定の体IE時間′
Pン・区要とするものであり、凹皿ケ・1美出する1・
七さが長くなる欠点ケ持っている。
Pン・区要とするものであり、凹皿ケ・1美出する1・
七さが長くなる欠点ケ持っている。
上記のように従来のユニークパターン方式はいづしも時
間動車が悪い欠点がある。
間動車が悪い欠点がある。
次VC陵者の探索方式につ1.八で第2図により述べる
。この方式は一定周期毎に同1υ1ピツ) S Y ’
7挿入し、このピットの変化に規則1生ケもたせておく
。
。この方式は一定周期毎に同1υ1ピツ) S Y ’
7挿入し、このピットの変化に規則1生ケもたせておく
。
1列えばro l O1・・・・・・1のように設゛定
し、そのパターンにめぐり会える4順?′に探索する方
式である。
し、そのパターンにめぐり会える4順?′に探索する方
式である。
この方式は同期ビットSYは最小で良いが、パターンを
検察する迄に時間がかかる欠点を持っている。例えば、
1フレームNビツトならばNフレーム分、rなわちtq
2ビットの時間ン必要とする欠点か、v)る〇 このノ1−明は上記の欠小を除去し、同期・1a号の検
出が迅;(14VCできるようにし、かつ伝送遅扛を少
なく4−るとともVこ伝;Al具り検出能力を同上させ
るよこと?目的とする。
検察する迄に時間がかかる欠点を持っている。例えば、
1フレームNビツトならばNフレーム分、rなわちtq
2ビットの時間ン必要とする欠点か、v)る〇 このノ1−明は上記の欠小を除去し、同期・1a号の検
出が迅;(14VCできるようにし、かつ伝送遅扛を少
なく4−るとともVこ伝;Al具り検出能力を同上させ
るよこと?目的とする。
」ソ下図面ン課1414 してこの発明の一実梅例な説
明する。
明する。
、゛じJしIはこの発明の−′:M:施例の全体構成を
示すブロックl +CIで、1及び2は2重化計算機で
、この1j111.l )i’J 1 、2 &こより
データ処理が行われる。3a。
示すブロックl +CIで、1及び2は2重化計算機で
、この1j111.l )i’J 1 、2 &こより
データ処理が行われる。3a。
3hは節し、メl′li+11(]14j14′21ば
(以下遠制と称す)で、こ扛らif、f 1ii1.l
3 a 、 3 bはIコミl d己計偉イ81,2
に接糸光さnている。七I己i!if 1iil) 3
a 、 3 bは2丑(化されており、切替部4によ
りどちらか一方が1′1択便J(lされるようになって
いる6、5a、5hは詳細ケ後述する時分割多重伝送装
置で、この伝送K 1ilj’、 5 a * 5 b
は前記切替部4を介して遠制3a、31−+と接1’9
f、される。前記伝送装百5a、5bは敏送縣1局内1
r7.. b as6hに接続さ扛る。上述−土での装
置((等111コントロールセンタに設(夕される。
(以下遠制と称す)で、こ扛らif、f 1ii1.l
3 a 、 3 bはIコミl d己計偉イ81,2
に接糸光さnている。七I己i!if 1iil) 3
a 、 3 bは2丑(化されており、切替部4によ
りどちらか一方が1′1択便J(lされるようになって
いる6、5a、5hは詳細ケ後述する時分割多重伝送装
置で、この伝送K 1ilj’、 5 a * 5 b
は前記切替部4を介して遠制3a、31−+と接1’9
f、される。前記伝送装百5a、5bは敏送縣1局内1
r7.. b as6hに接続さ扛る。上述−土での装
置((等111コントロールセンタに設(夕される。
以下にt湿間の装部等はコントロールセンタから凍方に
配設されるサブコントロールセンタVC74w市される
。7a、7bは(般送瑞局(2・μmtで、i’+ff
記端局装置端局装置6aは搬送波で伝送θ〕やゾ受が行
わ扛る。]般送送端局装置a、7bは時分割多中イア々
送装は8a、8bに接続される。こり)伝送値−8,i
。
配設されるサブコントロールセンタVC74w市される
。7a、7bは(般送瑞局(2・μmtで、i’+ff
記端局装置端局装置6aは搬送波で伝送θ〕やゾ受が行
わ扛る。]般送送端局装置a、7bは時分割多中イア々
送装は8a、8bに接続される。こり)伝送値−8,i
。
8bは切替部9を介して中継、榛j:ffi l (l
VCC縦杭nる。なお、伝送装竹8a、8bは切替i
′11(9によシどし、らか一方が選択使用される。前
記中継装置10f、−J:+il+助+M 1irll
11とIW Llの遠制子局12a・=12nとべど
)刀1″rえるl刀1・M i’tl夕13に」汐に、
光される。
VCC縦杭nる。なお、伝送装竹8a、8bは切替i
′11(9によシどし、らか一方が選択使用される。前
記中継装置10f、−J:+il+助+M 1irll
11とIW Llの遠制子局12a・=12nとべど
)刀1″rえるl刀1・M i’tl夕13に」汐に、
光される。
、1−41改はこの花明の一実施例の要部を送受イW回
線で7N Lだ構成図で、第3図と同一部分は同一イ1
>3杉・吋して示し、その1況明乞省略する。第4図す
は匣副子h=;+112 aの詳:’Llllな配線状
態を示す構成1・11で、この3/4において、回線A
、Bなそnぞれ上り回、1〉艷A P 、 A、 Nと
下リロ1腺B ’P I B Nとに分割して・しる。
線で7N Lだ構成図で、第3図と同一部分は同一イ1
>3杉・吋して示し、その1況明乞省略する。第4図す
は匣副子h=;+112 aの詳:’Llllな配線状
態を示す構成1・11で、この3/4において、回線A
、Bなそnぞれ上り回、1〉艷A P 、 A、 Nと
下リロ1腺B ’P I B Nとに分割して・しる。
(:1g 、 5図から・1371ス」(佳この発明の
一実施例の詳1l(ilう・不すブロック)/1で、第
5図は時分割多重伝送装置、r5d、5b又は8a、8
bの詳細火水すブロック+2.I −t: 、B 、6
.っこの第5図において、31aは高速デー:l!XH
Iが人力さ扛るl厄1絶縁−i耶、31e+は低速デー
タLIが入力さ:i1..5 gj’ 2絶縁部である
。1)(l絶縁部31改に入力された高速データHIは
第1マルチプレクサ32aVC人力さする。第1マルチ
プレクサ32aは入力データケ直列データとして#、調
躇33に送1にするものである。変調器33は入力され
た直列データを変調して搬送端111)装jd6a、6
bへ伝送させる。また、変調器33がらは入力クロツク
イB号が第1マルチブレクザ32aV?−供給さ扛る。
一実施例の詳1l(ilう・不すブロック)/1で、第
5図は時分割多重伝送装置、r5d、5b又は8a、8
bの詳細火水すブロック+2.I −t: 、B 、6
.っこの第5図において、31aは高速デー:l!XH
Iが人力さ扛るl厄1絶縁−i耶、31e+は低速デー
タLIが入力さ:i1..5 gj’ 2絶縁部である
。1)(l絶縁部31改に入力された高速データHIは
第1マルチプレクサ32aVC人力さする。第1マルチ
プレクサ32aは入力データケ直列データとして#、調
躇33に送1にするものである。変調器33は入力され
た直列データを変調して搬送端111)装jd6a、6
bへ伝送させる。また、変調器33がらは入力クロツク
イB号が第1マルチブレクザ32aV?−供給さ扛る。
第1マルチプレクサ32aは目t(o己りロック信号に
よって山1111I41される。均11マルチフ。
よって山1111I41される。均11マルチフ。
レクサ32aに入力さ扛たクロック1g号は分周さ5?
1.て第2マルチブVクサ32bのクロックIt 1と
して入力さnる。前記分周比は後述の伝送フォーマット
からこの′実施例ではl:24に設だした。
1.て第2マルチブVクサ32bのクロックIt 1と
して入力さnる。前記分周比は後述の伝送フォーマット
からこの′実施例ではl:24に設だした。
第2マルチプレクサ32bにはM ina il 2
、iF+ 、17部31bから代速データl、工が入力
される。入力されたデータは第2マルチプレクサ32b
の出力に直列y”−夕となってglマルチプレクサ32
aに入力さnる。
、iF+ 、17部31bから代速データl、工が入力
される。入力されたデータは第2マルチプレクサ32b
の出力に直列y”−夕となってglマルチプレクサ32
aに入力さnる。
34 aは第1ケマルチプレクサで、この第lデマルチ
プレクサ34 a VCは復調器35から受信データと
人力クロック1呂4が・i+’給される。第1デマルチ
プレクサ34aば1αシ11データケ並同データに・尖
1寒して高速データ(イ0の出力用第3絶縁部31cに
01: i9される。ま′に、 i、jjH化データは
第2デマルチゾVクサ34bに入力される。第2デマル
チブレクザ3.1bは人力さ扛たデータを並91」デー
タに変Igtシて低速データL (+の出力用第4絶縁
部31.dilc :R1jε、さ7′Lる。36は異
常出力回路部で、この目:(iK !SVs 36には
第1デマルチプレクサ34aと第2デマルチプレクサ3
4L)の異常↑火山4u 弓ノ) Iとイm調′識35
から得られるキャリヤ1所の異常演出1g号CIおよび
液送端局装置dの異常/i−F号1] 1がそrLぞれ
入力され、その回(塔部36の出力にそれぞれの異常出
力信号):)0.KOおよび明分個吋CHが送出される
。
プレクサ34 a VCは復調器35から受信データと
人力クロック1呂4が・i+’給される。第1デマルチ
プレクサ34aば1αシ11データケ並同データに・尖
1寒して高速データ(イ0の出力用第3絶縁部31cに
01: i9される。ま′に、 i、jjH化データは
第2デマルチゾVクサ34bに入力される。第2デマル
チブレクザ3.1bは人力さ扛たデータを並91」デー
タに変Igtシて低速データL (+の出力用第4絶縁
部31.dilc :R1jε、さ7′Lる。36は異
常出力回路部で、この目:(iK !SVs 36には
第1デマルチプレクサ34aと第2デマルチプレクサ3
4L)の異常↑火山4u 弓ノ) Iとイm調′識35
から得られるキャリヤ1所の異常演出1g号CIおよび
液送端局装置dの異常/i−F号1] 1がそrLぞれ
入力され、その回(塔部36の出力にそれぞれの異常出
力信号):)0.KOおよび明分個吋CHが送出される
。
なお、第1デマルチブレクザ344の尚1車データ伝送
路には図示破線で示すようにマーク1lli7I柚IE
11U回路部37が設げら扛るが、このlc!J路)1
μ37は第3図および第4図atlc示したサブコント
ロールセンタ側の時分割多重伝送装置1Lffi 8
a n 8 hにのみに用いられる。
路には図示破線で示すようにマーク1lli7I柚IE
11U回路部37が設げら扛るが、このlc!J路)1
μ37は第3図および第4図atlc示したサブコント
ロールセンタ側の時分割多重伝送装置1Lffi 8
a n 8 hにのみに用いられる。
次に第1マルチブレクザ32aの詳n、川な構成につい
て第6図を用いて述べる。第6図において、41は送信
用シフトレジスタで、この送信用シフトレジスタ411
’こば11 、+!にする1云送フオーマツトで設″足
さrL、たデータレへか人力される。このレジスタ=1
2はデータゲ並列−直列変換するもので、変1i、’、
+出力は生成4項式(X5+−X2+1)(X+1)に
よる乗’XIE ”J、’ H:Q 42 (7) (
& JirB θ) Jul’ Ill的ti6!i
JAM和42EX、の第1人jJ Q:、’rとゲート
回lAh a 2 () 、に供給される。乗除算:計
a21:r図示−)l tILJ 川で囲んだ剰余柄部
428とゲート回路42 (’r、、42 ()2.4
2 G、から構成さnる。hi1記刺余桁部428は6
個の第1〜第6シフトレジスタ42 S R、〜42
SH、と5個の渠1〜>4.、” 5 J、JHjiJ
的:11n 1−11j相421!;X 、 〜42E
X、から構成さ扛ている7、第5υl’ ll1J的2
.1jjl坤和(以下排他的論理和本′f4:X−0R
と称す) 42wx、の第2入力端には第6シフ)L/
レジスタ:13H6の出力が供給される。
て第6図を用いて述べる。第6図において、41は送信
用シフトレジスタで、この送信用シフトレジスタ411
’こば11 、+!にする1云送フオーマツトで設″足
さrL、たデータレへか人力される。このレジスタ=1
2はデータゲ並列−直列変換するもので、変1i、’、
+出力は生成4項式(X5+−X2+1)(X+1)に
よる乗’XIE ”J、’ H:Q 42 (7) (
& JirB θ) Jul’ Ill的ti6!i
JAM和42EX、の第1人jJ Q:、’rとゲート
回lAh a 2 () 、に供給される。乗除算:計
a21:r図示−)l tILJ 川で囲んだ剰余柄部
428とゲート回路42 (’r、、42 ()2.4
2 G、から構成さnる。hi1記刺余桁部428は6
個の第1〜第6シフトレジスタ42 S R、〜42
SH、と5個の渠1〜>4.、” 5 J、JHjiJ
的:11n 1−11j相421!;X 、 〜42E
X、から構成さ扛ている7、第5υl’ ll1J的2
.1jjl坤和(以下排他的論理和本′f4:X−0R
と称す) 42wx、の第2入力端には第6シフ)L/
レジスタ:13H6の出力が供給される。
巾’l %l’y ag 5 )h X −L) II
(、42K 、X 6の出力はゲート回1賂42o2y
<′jil、て% l ” ?J= 4 E X −0
’L’+ 42 M X + 〜42EX%)g1入力
端およびmlシフトレジスタ428 HHに供給される
。mlシフトレジスタ428Hの出力はr、’g I
EX−(IR42BX、の、耶2人力節11に供給され
、その出力は第2シフトレジスタ42PIH。
(、42K 、X 6の出力はゲート回1賂42o2y
<′jil、て% l ” ?J= 4 E X −0
’L’+ 42 M X + 〜42EX%)g1入力
端およびmlシフトレジスタ428 HHに供給される
。mlシフトレジスタ428Hの出力はr、’g I
EX−(IR42BX、の、耶2人力節11に供給され
、その出力は第2シフトレジスタ42PIH。
に入力される。第2シフトレジスタ42 s)12の出
力は第2 EX −t) Ft 42 WN2の第2入
力端に供給され、その出力は第3シフトレジスタ428
B 、に入力される。以後、a3シフトレジスタ42
S H、の出力yi3 EX−OR42EX3の第2
人力1搭へ、その出力wm4シフトレジスタ42SH4
へ人カシせる。第4シフトレジスタ42B’H4の出力
は7.β5シフトレジスタ42SH,’\1liI +
H入力させ、そのレジス142SH,の出力は7′g4
E X −OR42H: X 4 U) 2+2人力
瑞に供給さ扛る。
力は第2 EX −t) Ft 42 WN2の第2入
力端に供給され、その出力は第3シフトレジスタ428
B 、に入力される。以後、a3シフトレジスタ42
S H、の出力yi3 EX−OR42EX3の第2
人力1搭へ、その出力wm4シフトレジスタ42SH4
へ人カシせる。第4シフトレジスタ42B’H4の出力
は7.β5シフトレジスタ42SH,’\1liI +
H入力させ、そのレジス142SH,の出力は7′g4
E X −OR42H: X 4 U) 2+2人力
瑞に供給さ扛る。
弔4 )!8’X−0R42HX4の出力はff、6シ
7トVジスタ42 Sif 6 促j’r シてi 5
E X −OR42BCX 6の第2人力1搭飴に供
iHi;さrしる。1i1記第5 EX−OR42Eχ
。
7トVジスタ42 Sif 6 促j’r シてi 5
E X −OR42BCX 6の第2人力1搭飴に供
iHi;さrしる。1i1記第5 EX−OR42Eχ
。
の出力+711、士だゲート回1塔42G、を介してゲ
ート回、・!1142()1の出力とともに変調器33
に供給される。なお、ゲート回路42G、、42G2に
はゲート1lllI佃1 &WAに禁止唱子があり、ゲ
ート回路42()、&よ′浩1ヒ17i1A子ケ持たな
い。ゲート回路42G、。
ート回、・!1142()1の出力とともに変調器33
に供給される。なお、ゲート回路42G、、42G2に
はゲート1lllI佃1 &WAに禁止唱子があり、ゲ
ート回路42()、&よ′浩1ヒ17i1A子ケ持たな
い。ゲート回路42G、。
42 G2.42 G3t/)ゲート1IIIJ111
イI 44 VCは計数側Ml mB43171出力h
″−1Jl’ 絶される。計数1間御部43は変調、4
F真、3から1呆出されるクロック信号CLY計数し、
こび〕1汁d 賄11: 1?il rf+ニゲ−ト回
路42G1〜42()。
イI 44 VCは計数側Ml mB43171出力h
″−1Jl’ 絶される。計数1間御部43は変調、4
F真、3から1呆出されるクロック信号CLY計数し、
こび〕1汁d 賄11: 1?il rf+ニゲ−ト回
路42G1〜42()。
、ハフート1iii11・ill ’II−f−号、目
if i4己送信用シフトレジスタ41のラッチ’It
弓’ [、Aおよび第2マルチプレクサ32bσ〕什
周旧弓D I Vとして使用さ汎る。前記クロック・有
寸CLは送信用レジスタ41とj−1]会桁部428の
各シフトレジスタ428H,〜428H6のシフトfa
t @ S Hとして使用される。なお、計数m制御部
43の各計数値は入力要求REの設置として使用される
。
if i4己送信用シフトレジスタ41のラッチ’It
弓’ [、Aおよび第2マルチプレクサ32bσ〕什
周旧弓D I Vとして使用さ汎る。前記クロック・有
寸CLは送信用レジスタ41とj−1]会桁部428の
各シフトレジスタ428H,〜428H6のシフトfa
t @ S Hとして使用される。なお、計数m制御部
43の各計数値は入力要求REの設置として使用される
。
第7図は第1デマルチプレクサ34aσ)詳細な構成を
示す説明図で、第7図において、51はイd調器35か
ら送出さ九るIL1列データを並り11データに変換す
る受信用シフトレジスタで、このシフトレジスタ51の
並列データはバッファメモリ52に供給されて、一時こ
こにb1肩1:@される。53は誤り/l炙出部で、C
ノ51出!Xl、 53はB X −ORII回路r’
r1154、EX−ORとシフトレジスタからなる乗除
算器55および剰余零と先頭ビット「月を演出する・演
出R―56から構成されている。なお、E X −D
R回路1■54と乗除算器55とで剰余レジスタが構成
され61+ Mti RW In x −□ L(1只
1 y各1小54は4(固の1j(1〜i4[K−41
1(541,ljX、 〜54EX41)、ら形成され
、それらの、111入力端は共通接続さnてその入力端
には・’il iM用シフトレジスタ51の出力が供給
される。
示す説明図で、第7図において、51はイd調器35か
ら送出さ九るIL1列データを並り11データに変換す
る受信用シフトレジスタで、このシフトレジスタ51の
並列データはバッファメモリ52に供給されて、一時こ
こにb1肩1:@される。53は誤り/l炙出部で、C
ノ51出!Xl、 53はB X −ORII回路r’
r1154、EX−ORとシフトレジスタからなる乗除
算器55および剰余零と先頭ビット「月を演出する・演
出R―56から構成されている。なお、E X −D
R回路1■54と乗除算器55とで剰余レジスタが構成
され61+ Mti RW In x −□ L(1只
1 y各1小54は4(固の1j(1〜i4[K−41
1(541,ljX、 〜54EX41)、ら形成され
、それらの、111入力端は共通接続さnてその入力端
には・’il iM用シフトレジスタ51の出力が供給
される。
十だ、第2人力11jlAも共通接続され、そnら入力
端には乗除′岬゛器55の最′終出力が供給される。乗
除算器55は図示のようにEX−r’lR55EX、
〜5flEX。
端には乗除′岬゛器55の最′終出力が供給される。乗
除算器55は図示のようにEX−r’lR55EX、
〜5flEX。
とシフトレジスタ558E(、〜55 SH,から々る
回(1i8が?、V叔段縦4d6接続さ扛たもので、(
図では6組が、(、Of #’1m l及rliA−さ
れたものケ示す)、第1段目のEX−OLt 55KX
Hσ〕I、141入力端にはT)σ記第IEX−OR
541fiX 、 cl’)出力が供給され、七往の第
2入力端には受1t4f−夕が口(給さ扛る。乗除算器
55の第2段)」のEX−01(55EX2の!lIg
]入力端には前記第2 EX−OR54EX2の出力が
供給され、′土だ、イ)4と第6段目のRX−OR5’
5EX、と551nX6に前記第3とi14 EX−O
R54BiX、と54EX、の各出力が各別に供給され
る。なお、栄除算i!禄55の第3段目ノE X −O
R55E X s (ZJ 第1人力’AMIiこは乗
除算器55のシフトレジスタ55sH6の出力が供給さ
れる。また第5段目のW X −1) f(55K X
5 (2’) Q% 1入力端には受信用シフトレジ
スタ51の出力が供給される。
回(1i8が?、V叔段縦4d6接続さ扛たもので、(
図では6組が、(、Of #’1m l及rliA−さ
れたものケ示す)、第1段目のEX−OLt 55KX
Hσ〕I、141入力端にはT)σ記第IEX−OR
541fiX 、 cl’)出力が供給され、七往の第
2入力端には受1t4f−夕が口(給さ扛る。乗除算器
55の第2段)」のEX−01(55EX2の!lIg
]入力端には前記第2 EX−OR54EX2の出力が
供給され、′土だ、イ)4と第6段目のRX−OR5’
5EX、と551nX6に前記第3とi14 EX−O
R54BiX、と54EX、の各出力が各別に供給され
る。なお、栄除算i!禄55の第3段目ノE X −O
R55E X s (ZJ 第1人力’AMIiこは乗
除算器55のシフトレジスタ55sH6の出力が供給さ
れる。また第5段目のW X −1) f(55K X
5 (2’) Q% 1入力端には受信用シフトレジ
スタ51の出力が供給される。
■u記乗除算器55のシフトレジスタ558 H)〜5
5SHaの各出力は検出ム56に辱えら扛る。検出器5
6には受1H用シフトレジスタ51の出力も供給される
。検出器56の出力は計数f11.l(財)と監視ン行
う計数fiflJ御監視部57に供給される。この第1
数割御監視部57には第5図に示した復調器35からク
ロック・1d号CLが供給さ扛、この信号CL欠、i!
′数し、l’+III ttf mり検出一部53の出
力との関係からリセットli−’i ””i l(Sと
シフト信号SHY送出する。
5SHaの各出力は検出ム56に辱えら扛る。検出器5
6には受1H用シフトレジスタ51の出力も供給される
。検出器56の出力は計数f11.l(財)と監視ン行
う計数fiflJ御監視部57に供給される。この第1
数割御監視部57には第5図に示した復調器35からク
ロック・1d号CLが供給さ扛、この信号CL欠、i!
′数し、l’+III ttf mり検出一部53の出
力との関係からリセットli−’i ””i l(Sと
シフト信号SHY送出する。
リセット”lrj号HSとシフト信号SHは受信用シフ
トレジスタ51と乗除算器55のシフトレジスタ55S
H,ん558H6にそnぞれ与えらCる。
トレジスタ51と乗除算器55のシフトレジスタ55S
H,ん558H6にそnぞれ与えらCる。
fた、パ1゛斂+lI1.l mil :j’tri、
rkl、部57は誤り検出部53から回101ビット
「l」が検出されてそfが供給されると、バッフアメ七
り52にラッチ信号LAN与え、バッファメモリ52に
i己・1意されていたデータが出力、s 71.る。さ
らに、計数制御監視部57からは同401ビツトが11
)N出さ扛ないで出力が変化して途中のとδの出力V化
1−11g号OV、入力されたクロック1.1シー;ル
・ン上jI′tlシたクロック@@Dxvcg2デーT
A/チブレクサ34bに1共A1aする)およびデマル
チプレクサ異常信号DMが送出さ扛る。
rkl、部57は誤り検出部53から回101ビット
「l」が検出されてそfが供給されると、バッフアメ七
り52にラッチ信号LAN与え、バッファメモリ52に
i己・1意されていたデータが出力、s 71.る。さ
らに、計数制御監視部57からは同401ビツトが11
)N出さ扛ないで出力が変化して途中のとδの出力V化
1−11g号OV、入力されたクロック1.1シー;ル
・ン上jI′tlシたクロック@@Dxvcg2デーT
A/チブレクサ34bに1共A1aする)およびデマル
チプレクサ異常信号DMが送出さ扛る。
次に上記のように41′4成された実施例の動作をQ6
ペる。
ペる。
まず、第8図と第9図により、この発明の実施例に期用
さnる云送フォーマットについて述べるに、第8図は高
速用のフォーマットで、こび)実施例では2400ビツ
ト/抄で伝送するので、1フレームはiom/seeに
なる。第6図中の上1llls Q)「o」〜「23」
の数子はビット許号を表示したものであり、ビット二階
号「0」は同401ビツトで、この同期ビットは「1」
として表わす。ビット番号「1」〜「17」はデータ、
ビット番号「18」〜「23」はチェック用で生成多項
式(X5+ X2+1.)(X+1)で生成されたチェ
ック信号を表わす。m記データはさらに詳細に細分され
ている。最初のピットnr号的は低りモ用に“1・;1
1当てられ、残り「2」〜「17」は1%連用アークと
して、・111当てられる。高速用データは4ピントツ
つ弔8図のように設定される。1ヱ1中AP。
さnる云送フォーマットについて述べるに、第8図は高
速用のフォーマットで、こび)実施例では2400ビツ
ト/抄で伝送するので、1フレームはiom/seeに
なる。第6図中の上1llls Q)「o」〜「23」
の数子はビット許号を表示したものであり、ビット二階
号「0」は同401ビツトで、この同期ビットは「1」
として表わす。ビット番号「1」〜「17」はデータ、
ビット番号「18」〜「23」はチェック用で生成多項
式(X5+ X2+1.)(X+1)で生成されたチェ
ック信号を表わす。m記データはさらに詳細に細分され
ている。最初のピットnr号的は低りモ用に“1・;1
1当てられ、残り「2」〜「17」は1%連用アークと
して、・111当てられる。高速用データは4ピントツ
つ弔8図のように設定される。1ヱ1中AP。
A、 N 、 B l) 、 B [Jは弔2図すに示
すものと同じである。
すものと同じである。
11.9図は低律用欽速フォーマットで、図中数字l−
r+」〜「23」はビット、1号′8′表示したもので
、ビット1;♀号rOJY同1υ1ビットにJ(14当
て、ビット番号「1」〜「17」をデータに、まだそ扛
の「17」〜r2:(−1弔・チェック用で生成多項式
(X5+X2+1 )(xX’)に・、11当だもので
ある。々お、低速データはこθ〕スS施例ではIOビッ
トまで、残りは予備とし−(いる。こり〕低速用の伝送
速度は前記高速用の口」ビットケ用いるので100ビッ
ト/秒となり、1フレームにつき240+n/secに
なる。
r+」〜「23」はビット、1号′8′表示したもので
、ビット1;♀号rOJY同1υ1ビットにJ(14当
て、ビット番号「1」〜「17」をデータに、まだそ扛
の「17」〜r2:(−1弔・チェック用で生成多項式
(X5+X2+1 )(xX’)に・、11当だもので
ある。々お、低速データはこθ〕スS施例ではIOビッ
トまで、残りは予備とし−(いる。こり〕低速用の伝送
速度は前記高速用の口」ビットケ用いるので100ビッ
ト/秒となり、1フレームにつき240+n/secに
なる。
上記のように設定された回速および低速用伝送フォーマ
ットによるぶ隔制(iMIデータが計W1alから第l
速市113 a i経て時分;(ill多体伝送装置f
f5a&入力されると以下のように遠隔制御卸データは
(べ送装置宜5aで処理されて娘送喘局装置1イ6aに
1へ送さ牡る。
ットによるぶ隔制(iMIデータが計W1alから第l
速市113 a i経て時分;(ill多体伝送装置f
f5a&入力されると以下のように遠隔制御卸データは
(べ送装置宜5aで処理されて娘送喘局装置1イ6aに
1へ送さ牡る。
前記データは高速と低速用に分けら扛て第51ヌ1に示
す第1および第2絶縁部31a、3Lfiに人力される
。高速データHIは第1マルテプレクザ32aに与えら
往る。すなわち、第6図に示す送信用シフトレジスタ4
1に与えられる。シフトレジスタ41には変NA器33
から第10図gに、」<すクロック信号CLがシフト信
号SHとして供給され、データDAがシフトレジスタ4
1に格納される。一方、クロック信号CLは#を斂=l
J 11141部43に410図すのように計斂さn、
V2a」ピット目になるとシフトレジスタ41に第10
図dに示すラツナ信号LAY供給する。これによりシフ
トレジXり41から第10図fVこ示すデータな送出す
る。
す第1および第2絶縁部31a、3Lfiに人力される
。高速データHIは第1マルテプレクザ32aに与えら
往る。すなわち、第6図に示す送信用シフトレジスタ4
1に与えられる。シフトレジスタ41には変NA器33
から第10図gに、」<すクロック信号CLがシフト信
号SHとして供給され、データDAがシフトレジスタ4
1に格納される。一方、クロック信号CLは#を斂=l
J 11141部43に410図すのように計斂さn、
V2a」ピット目になるとシフトレジスタ41に第10
図dに示すラツナ信号LAY供給する。これによりシフ
トレジXり41から第10図fVこ示すデータな送出す
る。
このデータは乗除1.”I゛器42の剰余鞘部42Sと
ゲート回路42 t、) 、に与えらルる。ゲート回路
42()1は計数1tjll +’+i+lI部43か
らチェック信号が送出(410図すに示すビット番号「
18」〜「23」まで)されているときVこはゲートを
閉じていてそれ以外はゲートを1ノ1]いているので、
前記データはゲート回路42 +’) 、ン弁し”C変
調器33に送られる。
ゲート回路42 t、) 、に与えらルる。ゲート回路
42()1は計数1tjll +’+i+lI部43か
らチェック信号が送出(410図すに示すビット番号「
18」〜「23」まで)されているときVこはゲートを
閉じていてそれ以外はゲートを1ノ1]いているので、
前記データはゲート回路42 +’) 、ン弁し”C変
調器33に送られる。
−ノ5、剰余鞘部42 Sに入力されたデータは第51
jX−○R421BX5からゲート回路42G、ン介し
て、)41 シフトレジスタ428H,と第1−?J、
4 W X−(I Y< 421fl ’、X r
〜42 E X 4 に供給されて生成多項式により刺
j余が演はされる。第10図gに示す¥」の剰余は((
l xx6)/(x5+x2+1)(X+1.) 1
カら(x5+x3+X2+x+1)すなわち「1o11
11」となる。なお(xxx4) の「月は同期ビット
である。
jX−○R421BX5からゲート回路42G、ン介し
て、)41 シフトレジスタ428H,と第1−?J、
4 W X−(I Y< 421fl ’、X r
〜42 E X 4 に供給されて生成多項式により刺
j余が演はされる。第10図gに示す¥」の剰余は((
l xx6)/(x5+x2+1)(X+1.) 1
カら(x5+x3+X2+x+1)すなわち「1o11
11」となる。なお(xxx4) の「月は同期ビット
である。
また、第1O図gに示す「z」部分の剰余は((M(x
)x x6)/ (X5 +x2 + 1)(X+1)
)(7)51Jl余が演算さnている。例えば同辺1ビ
ツトのみ「1」でその他は全てrOJノji合、(Mt
xl:=: X”) VCより(x17xx6= x2
”)となる。このときの剰余は(x2Δ/(x5+x2
+1’)(x+1 ) )から(X5 、+、 X5斗
X)、すなわちrlololoJとなる。
)x x6)/ (X5 +x2 + 1)(X+1)
)(7)51Jl余が演算さnている。例えば同辺1ビ
ツトのみ「1」でその他は全てrOJノji合、(Mt
xl:=: X”) VCより(x17xx6= x2
”)となる。このときの剰余は(x2Δ/(x5+x2
+1’)(x+1 ) )から(X5 、+、 X5斗
X)、すなわちrlololoJとなる。
上記剰余「101010」はゲート回路42()3ン通
って変調器33に供給される。第10図土1はチェック
信号送山中のタイミング、第10図1は変調器33へ入
力するデータである。また、第1゜図Jは第2マルチプ
レクサ32bに与える分周さ扛たクロック1g号である
。
って変調器33に供給される。第10図土1はチェック
信号送山中のタイミング、第10図1は変調器33へ入
力するデータである。また、第1゜図Jは第2マルチプ
レクサ32bに与える分周さ扛たクロック1g号である
。
1−′には第7図と第11図により同期パターン検出の
作用について述べる。第lデマルチプレクサ34aに尼
11図a I/Ct」”=す同期パターン探索条件が成
立したとする。上り己条件が成立すると受信シフトレジ
スタ51と乗除鉢器55に第11図すに示す巡回1ト1
1余リセット信号が人力さnる。リセットされた1浸、
′受・信シフトレジスタ51に第11図Cに・?1「イ
データがシフト信号(ilx図f)によって+1::゛
r欠大入力れる。いま、入力されたデータの同期ビット
「1」のIJlfにrAJ 、 r−BJ 、 rc」
なるデータがあると、これらデータrAJ 、 rBJ
、 rCJは第111¥lIfのF’XJ 、 rY
」、 rz4の時点でそれぞn受信シフトレジスタ51
からオーバフローす′る。オーバフローした時点ではl
フレーム24ビツト構成であるから+1の25ビツト目
に相当し、こnはl’−x2Jである。(1ピット目x
〇二1.2ビツト目X1 、3ビツト目x2以下同様)
したがって、rX2’4 q生成多項式(XIl+X2
+1 )(x+1) テ除した剰余X5+X4+X5+
X+1が残ることになるが、第7図に示すようにオーバ
フロー信号Y XS、 X’、 X’、 X + 1に
し、剰余がキャンセルされる。このときの巡回符号剰余
ン第11図gに示す。こnら刺余第11図fのl」の時
点で、同期ピッ)−riftの全データの剰余はキャン
セルされ同期ビット、データおよびチェック信号のみが
演算されその剰余が剰余レジスタから出力される。その
剰余は送信側1で「0」となるようにチェツク4B号ケ
付加しているから1」である。剰余レジスタの出力(乗
除算器55)は1火出1jj−; 56 &こ入力され
、一方この検出器56には受(、jシフトレジスタ51
の出力も入力され先頭ビット「−1」がiQ出さ扛る。
作用について述べる。第lデマルチプレクサ34aに尼
11図a I/Ct」”=す同期パターン探索条件が成
立したとする。上り己条件が成立すると受信シフトレジ
スタ51と乗除鉢器55に第11図すに示す巡回1ト1
1余リセット信号が人力さnる。リセットされた1浸、
′受・信シフトレジスタ51に第11図Cに・?1「イ
データがシフト信号(ilx図f)によって+1::゛
r欠大入力れる。いま、入力されたデータの同期ビット
「1」のIJlfにrAJ 、 r−BJ 、 rc」
なるデータがあると、これらデータrAJ 、 rBJ
、 rCJは第111¥lIfのF’XJ 、 rY
」、 rz4の時点でそれぞn受信シフトレジスタ51
からオーバフローす′る。オーバフローした時点ではl
フレーム24ビツト構成であるから+1の25ビツト目
に相当し、こnはl’−x2Jである。(1ピット目x
〇二1.2ビツト目X1 、3ビツト目x2以下同様)
したがって、rX2’4 q生成多項式(XIl+X2
+1 )(x+1) テ除した剰余X5+X4+X5+
X+1が残ることになるが、第7図に示すようにオーバ
フロー信号Y XS、 X’、 X’、 X + 1に
し、剰余がキャンセルされる。このときの巡回符号剰余
ン第11図gに示す。こnら刺余第11図fのl」の時
点で、同期ピッ)−riftの全データの剰余はキャン
セルされ同期ビット、データおよびチェック信号のみが
演算されその剰余が剰余レジスタから出力される。その
剰余は送信側1で「0」となるようにチェツク4B号ケ
付加しているから1」である。剰余レジスタの出力(乗
除算器55)は1火出1jj−; 56 &こ入力され
、一方この検出器56には受(、jシフトレジスタ51
の出力も入力され先頭ビット「−1」がiQ出さ扛る。
すなわち、1受信データσ)先υ11ビットが「1」
”及び1剰余−」1の条件で回貝月ピットド入出とする
。
”及び1剰余−」1の条件で回貝月ピットド入出とする
。
回り1ビツトが1欠出さ扛ると、その検出ビットは11
し、シ1ii111iIll・1fij視部57に入力
さ扛る。なお、同曲ビット倹1.Ij q ?M赦回連
続(its認する公知の1後方保Hvケ行ってから計数
ili’J御1監視部57から同期ビット1舖11iに
より、ビット番号「23」になるとバッファメモリ・−
52VCラッチ信号LAY送出する。このラッf 1M
”l L A &′C,l:リバツファメモリ52内
の受1.1データは送出ざ7’Lる。以後、データ同期
中の動作は吊121’jlにボすタイムチャートによっ
て行なわ fし 、6 。
し、シ1ii111iIll・1fij視部57に入力
さ扛る。なお、同曲ビット倹1.Ij q ?M赦回連
続(its認する公知の1後方保Hvケ行ってから計数
ili’J御1監視部57から同期ビット1舖11iに
より、ビット番号「23」になるとバッファメモリ・−
52VCラッチ信号LAY送出する。このラッf 1M
”l L A &′C,l:リバツファメモリ52内
の受1.1データは送出ざ7’Lる。以後、データ同期
中の動作は吊121’jlにボすタイムチャートによっ
て行なわ fし 、6 。
次に上記のようにして行わnた同期パターンの判段手段
における同期ずれケ同1υJ成立と誤ル3する確率につ
いてめて見る。これには2つ0)ケースがあり、 第1は雑音等により同1υ1ずれによる剰余か剰余レジ
スタでキャンセルされるケース。この確率ンPN とす
る。
における同期ずれケ同1υJ成立と誤ル3する確率につ
いてめて見る。これには2つ0)ケースがあり、 第1は雑音等により同1υ1ずれによる剰余か剰余レジ
スタでキャンセルされるケース。この確率ンPN とす
る。
第2は、同)υ1ずれ中の2フレームにまたがったデー
タ列において、第1フレームと第2フレームのデータ変
化により剰余レジスタの−A1.11余がキャンセルさ
れるケースである。このtilt率kPD とする。
タ列において、第1フレームと第2フレームのデータ変
化により剰余レジスタの−A1.11余がキャンセルさ
れるケースである。このtilt率kPD とする。
第1のケース
PN=αPi、・23・−キ05PI−1=5X10−
5(22 ガロに1回) 上記式において、αPb は2ビットバースト発生!:
?’l ””l” し’と= (1,31部度Ph(ビ
ットF1発生率)10−’コ、1フレーム、24ビツト
、溝成における「23」は2ビツトバ一スト発生位置の
組合せによって得ら扛1111りの中の1ケで表わす数
である。
5(22 ガロに1回) 上記式において、αPb は2ビットバースト発生!:
?’l ””l” し’と= (1,31部度Ph(ビ
ットF1発生率)10−’コ、1フレーム、24ビツト
、溝成における「23」は2ビツトバ一スト発生位置の
組合せによって得ら扛1111りの中の1ケで表わす数
である。
な1世、本天)ti+i例の場合、同期ずれによる剰余
なギャンセルするには2ビツトの変化を必要とする/!
−1そのパターンば32111りあり、その中の1ケで
あるからE11己−とした。
なギャンセルするには2ビツトの変化を必要とする/!
−1そのパターンば32111りあり、その中の1ケで
あるからE11己−とした。
2
これより公知の後方保歳による確認回数を増加すれば2
万回に1回→千匝回に1回→8兆回に1回と斤り、本例
の、傷片は31可とした。第2のケースも同様にして、
読方保護の回数を設定すれば良い、。
万回に1回→千匝回に1回→8兆回に1回と斤り、本例
の、傷片は31可とした。第2のケースも同様にして、
読方保護の回数を設定すれば良い、。
次に同一データ緑り返し゛送信中に四期ずれが発生した
ときの誤り検出1部の剰余について渠】3図を用いて述
べる。
ときの誤り検出1部の剰余について渠】3図を用いて述
べる。
第13図において、ケースlは正常時(当フレーム)、
すなわち同期ず扛がない場合、ケース2は当フレームか
ら右側に1ビツト四助ずれが発生した時、ケース3は当
フレームから左側に1ビット同期ずれが発生した時、ケ
ース4は当フレームから右側に4ビツト同朋ず詐が発生
した時で、このケース40同抽ずれが一11Z的である
。
すなわち同期ず扛がない場合、ケース2は当フレームか
ら右側に1ビツト四助ずれが発生した時、ケース3は当
フレームから左側に1ビット同期ずれが発生した時、ケ
ース4は当フレームから右側に4ビツト同朋ず詐が発生
した時で、このケース40同抽ずれが一11Z的である
。
上記ケース1の1)4合は正常の同曲であるから誤り1
矢出1イI≦53の剰余は零である。ケース201募合
は描フレームの同期ビット「l」がオーバーフローして
失われる。このため、ケース2の場合はオーバーフロー
分x21c’生成多項式(X5+X2 +1 )(x+
1)で除算したときの剰余(X5+ X’ + X5+
X + 1 )分だけ剰余が尖化することになる。この
ときの後フレームσ)回1川ビット「l」が加わるが最
新パルスC,,、、るから剰余としてはト1しか変化し
ない。従−)で1,11.引(X5+Xルx)(5+X
)の剰余が残ることVC/i:る。すノrわち剰余が[
OJで彦いことからケース2の・場合の同工υ1ず扛が
検出できる。
矢出1イI≦53の剰余は零である。ケース201募合
は描フレームの同期ビット「l」がオーバーフローして
失われる。このため、ケース2の場合はオーバーフロー
分x21c’生成多項式(X5+X2 +1 )(x+
1)で除算したときの剰余(X5+ X’ + X5+
X + 1 )分だけ剰余が尖化することになる。この
ときの後フレームσ)回1川ビット「l」が加わるが最
新パルスC,,、、るから剰余としてはト1しか変化し
ない。従−)で1,11.引(X5+Xルx)(5+X
)の剰余が残ることVC/i:る。すノrわち剰余が[
OJで彦いことからケース2の・場合の同工υ1ず扛が
検出できる。
ケース3の、すA合には左帰が−」であれば先頭ビット
「1」σ) Il+j’ I川に反するので、四期す扛
が検出できる。しかし、左婦が「1」で剰余が零になっ
たと1反′屯する。このときパターンを右方へ1ビツト
シフトすれば、左−〇「月がオーバーフローされ右i:
1’jに11」が入ってくる。この作用は前述のケース
2ど回1量であるからケース2と同様の剰余が残る。
「1」σ) Il+j’ I川に反するので、四期す扛
が検出できる。しかし、左婦が「1」で剰余が零になっ
たと1反′屯する。このときパターンを右方へ1ビツト
シフトすれば、左−〇「月がオーバーフローされ右i:
1’jに11」が入ってくる。この作用は前述のケース
2ど回1量であるからケース2と同様の剰余が残る。
しかしケース3 VCおいて右方へ1ビツトシフトすt
しば、ケースlとなり剰余は口」の筈である。これはケ
ース3で剰余がイと仮定したことの誤りを示す。したが
って堤]余か残ることから同期ずれは4欠出される。
しば、ケースlとなり剰余は口」の筈である。これはケ
ース3で剰余がイと仮定したことの誤りを示す。したが
って堤]余か残ることから同期ずれは4欠出される。
ケース4の場合にQよケース2で発化したプ(ξ11余
は(X29 + X28 )の位(直に2ビツトバース
ト課りが発生した場合と同じであり、これを3ビツト右
方にシフトした場合に相当するから(X52 +、 X
S1 )すなわち(X+1)(X52とX 、X” ト
l UQ91+llT アルカら)になる。この間4求
にして全ての同期す7’Lは2ビツトハ呉シと等1曲と
なって・1・灸出さ扛る。
は(X29 + X28 )の位(直に2ビツトバース
ト課りが発生した場合と同じであり、これを3ビツト右
方にシフトした場合に相当するから(X52 +、 X
S1 )すなわち(X+1)(X52とX 、X” ト
l UQ91+llT アルカら)になる。この間4求
にして全ての同期す7’Lは2ビツトハ呉シと等1曲と
なって・1・灸出さ扛る。
以上述べたように、この発明によ肛ば、生成多項式ビラ
トラ有するデータ伝送1ム′号ケシフトレジスタに入力
し、そのシフトレジスタからオーバーフローされた伝送
信号ヲ1〕ト他的□6ii埋回l洛部と采除與器に与え
、オーバーフロー信号による乗除算器の剰余仝′ギャン
セルし生成多項式で伝送信号ケ除、1して釆除12ン器
のシ回余がすべて零になったことから1フレームの最長
ピット受信時点で同曲ピットイトJJ出するようにしt
二ので、最悪のケースでも同期ビツトを2フレーム以内
で検出することができ、従来に比較して決めて検出時間
を短縮できる。
トラ有するデータ伝送1ム′号ケシフトレジスタに入力
し、そのシフトレジスタからオーバーフローされた伝送
信号ヲ1〕ト他的□6ii埋回l洛部と采除與器に与え
、オーバーフロー信号による乗除算器の剰余仝′ギャン
セルし生成多項式で伝送信号ケ除、1して釆除12ン器
のシ回余がすべて零になったことから1フレームの最長
ピット受信時点で同曲ピットイトJJ出するようにしt
二ので、最悪のケースでも同期ビツトを2フレーム以内
で検出することができ、従来に比較して決めて検出時間
を短縮できる。
第1図aから第1図dおよび第2図は従来の同期方式を
述べるパターン説明図、第3図から第7図はこの発明の
一実施例を示すもので、第3図はこり)ノα明Q)全体
・構成な示すブロック図、第4図aは一+’h 3図の
゛皮部を送・シイ1回線で示したブロック図1.1;
4 ’ダ」bは他l’i・s制御廃−子局の詳細を示す
構成図、・;55図は晩−分’+’xll 、%東1べ
送装置のブロック図、第61’i<Jはンルチブレクサ
の詳細を示すブロック図、第7図はデマルチプレクサの
詳細を示すブロック図、第8図および第9図は高辿およ
び低速用フォーマツ)、gx o図はマルチプレクサの
タイムチャー)、0(xx図はデマルチプレクサの同1
υ1パターン探水中のタイムチャー)、412図はデマ
ルチプレクサの同ル(中のタイムチャート、第13−図
は同一データ繰シ返し送信中の同曲ずれ元生を説明する
図である。 32a・・・第1マルチプレクサ、34a・・、I!l
デマルチプレクサ、41・・・送イB用シフトレジスp
、42・・・乗除算器、43・・・計数1iil制御部
、51・・・受傷用シフトレジスタ、52・・・バッフ
アメ−elJ、sa・・・誤り検出部、54・・・υト
他的論理相回路部、55・・・乗除算器、56・・・検
出器、57・・・計委石blJ ii+41監視部。 監視人 志 賀 冨 士 弥
述べるパターン説明図、第3図から第7図はこの発明の
一実施例を示すもので、第3図はこり)ノα明Q)全体
・構成な示すブロック図、第4図aは一+’h 3図の
゛皮部を送・シイ1回線で示したブロック図1.1;
4 ’ダ」bは他l’i・s制御廃−子局の詳細を示す
構成図、・;55図は晩−分’+’xll 、%東1べ
送装置のブロック図、第61’i<Jはンルチブレクサ
の詳細を示すブロック図、第7図はデマルチプレクサの
詳細を示すブロック図、第8図および第9図は高辿およ
び低速用フォーマツ)、gx o図はマルチプレクサの
タイムチャー)、0(xx図はデマルチプレクサの同1
υ1パターン探水中のタイムチャー)、412図はデマ
ルチプレクサの同ル(中のタイムチャート、第13−図
は同一データ繰シ返し送信中の同曲ずれ元生を説明する
図である。 32a・・・第1マルチプレクサ、34a・・、I!l
デマルチプレクサ、41・・・送イB用シフトレジスp
、42・・・乗除算器、43・・・計数1iil制御部
、51・・・受傷用シフトレジスタ、52・・・バッフ
アメ−elJ、sa・・・誤り検出部、54・・・υト
他的論理相回路部、55・・・乗除算器、56・・・検
出器、57・・・計委石blJ ii+41監視部。 監視人 志 賀 冨 士 弥
Claims (1)
- (1)遠方に散在する複数の端末と中央処理側との間に
介在され、高速および低速データ伝送信弓2時5ト割多
In: (ム送装置)・tを介して搬送端局装置d(r
(よりデータ伝1)S・1d号の1受受ゲ何う回送装置
に15いて、+、iil 、l’、データ1σ必1呂号
に1ビツトの同期1i74、p、fノAタビッI・のケ
ータ16号および′P)i斂ビットの誤りチェック用の
’l=成多項式ケ潜るg号ケ1、パ・ピしてシフトVジ
スタに伝送し、シフトレジ2(夕からオーバー70・−
された1仄送・匿号を排他的1iihl ”’lj l
!’!、1・l各r’+ltと来1夕1い・lぺi(l
こ辱えて処理し、そのン几・・+! (i(よる!tV
11余がすべてイ俳になったときにj司期ビットを検出
するようにしたことを特徴とする時分割重伝送の同期検
出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58152792A JPS6043938A (ja) | 1983-08-22 | 1983-08-22 | 時分割多重伝送同期検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58152792A JPS6043938A (ja) | 1983-08-22 | 1983-08-22 | 時分割多重伝送同期検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6043938A true JPS6043938A (ja) | 1985-03-08 |
JPH0552695B2 JPH0552695B2 (ja) | 1993-08-06 |
Family
ID=15548244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58152792A Granted JPS6043938A (ja) | 1983-08-22 | 1983-08-22 | 時分割多重伝送同期検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6043938A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6313448A (ja) * | 1986-07-02 | 1988-01-20 | Nec Corp | フレーム同期方法および装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5250102A (en) * | 1975-10-20 | 1977-04-21 | Toshiba Corp | Transfer control system of serial data |
JPS57192148A (en) * | 1981-05-19 | 1982-11-26 | Ibm | Synchronizing system |
-
1983
- 1983-08-22 JP JP58152792A patent/JPS6043938A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5250102A (en) * | 1975-10-20 | 1977-04-21 | Toshiba Corp | Transfer control system of serial data |
JPS57192148A (en) * | 1981-05-19 | 1982-11-26 | Ibm | Synchronizing system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6313448A (ja) * | 1986-07-02 | 1988-01-20 | Nec Corp | フレーム同期方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0552695B2 (ja) | 1993-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6496540B1 (en) | Transformation of parallel interface into coded format with preservation of baud-rate | |
EP0610204B1 (en) | Line code using block inversion for high speed links | |
US5426644A (en) | Parallel code transmission method and apparatus of the same | |
US7627182B2 (en) | Method and apparatus for varied format encoding and decoding of pixel data | |
US20060268892A1 (en) | Method and system to transport high-quality video signals | |
US4353129A (en) | Digital data transmission system | |
JPH0710058B2 (ja) | マルチプレクサとデマルチプレクサを有する高度デジタル通信系 | |
JP2538524B2 (ja) | 信号復号方法および装置 | |
JP3419520B2 (ja) | データ通信方法および装置 | |
NO170119B (no) | Fremgangsmaate for takttilpasning av den ekvidistante digitale verdirekken av et kildesignal samt innretning for utfoerelse av fremgangsmaaten | |
JPH06276174A (ja) | 分散標本スクランブルシステム | |
JPS6043938A (ja) | 時分割多重伝送同期検出装置 | |
JP2005064739A (ja) | クロック信号再生回路とクロック復元フィルタ回路 | |
FR2463561A1 (fr) | Procede et circuit de commutation temporelle pour reseau de telecommunications | |
JP3147078B2 (ja) | Fec符号語のダミービット除去装置及び符号化装置 | |
JPH0261826B2 (ja) | ||
US5276859A (en) | Accelerated token ring network | |
JPH11243402A (ja) | データ通信網のための測定方法および測定装置 | |
JPH02177739A (ja) | デイジタル伝送方式 | |
US20040114636A1 (en) | Asynchronous data multiplexer | |
US3359372A (en) | De burro | |
GB2294850A (en) | Digital transmission system clock extraction circuit | |
JP2635857B2 (ja) | フレーム同期検出装置 | |
JPS6135738B2 (ja) | ||
JPS58198937A (ja) | デイジタルデ−タ伝送の同期補正方式 |