JPS6042432B2 - エレクトロクロミツク表示時計の時刻修正回路 - Google Patents

Description

【発明の詳細な説明】 本発明はエレクトロクロミック表示時計の時刻修正回
路、特に表示時刻の速修正を行うことのできる時刻修正
回路に関するものである。

近年電子時計のデジタルあるいはアナログ表示部にエ
レクトロクロミック（以下ＥＣという）表示素子を用い
た表示時計が実用化従来の発光ダイオードあるいは液晶
表示時計に比して良好な表示作用が得られている。

ＥＣ表示素子は電極間に配置さたＥＣ物質に電圧を加え
た時に還元酸化反応によつて物質が着色及び酒色される
エレクトロクロミック現象を利用したものであり、これ
らのＥＣ物質としてはピオロゲン化合物あるいはＷＯ。
薄膜等が知られている。このＥＣ素子は発光ダイオード
と異なり非発光型であるために消費電流が小さく、また
直射日光のもとにおいても明瞭な表示が得られ、更に液
晶と比較して極めて鮮かな着色が得られ、更にいずれの
角度からも明瞭な表示を得ることができる。すなわち視
角依存性がない等の多くの特徴を有し、時計等の時刻表
示としては極めて好適である。そして、このＥＣ素子は
電圧印加により着色した後は電圧を切つても一定時間着
色が残る不揮発性のメモリー機能を有す”る。 しかし
ながら、前述したＥＣ素子は不揮発性であるために、表
示を消すために逆電圧を印加しなければならず、また、
その書込及び消去の応答速度が比較的遅いという欠点が
あつた。

この書込及、び消去時間は通常１〜２秒程度必要とし、
時計における通常の時刻表示状態では実用上ほとんど問
題が生じないが、時刻修正を行う場合、その修正に必要
な時間が前記書込消去応答速度によつて制限され所望の
速修正を行うことができないという欠点が生じていた。
本発明は上記従来の課題に鑑みなされたものであり、そ
の目的は、修正速度を高めることのできるＥＣ表示時計
の改良された時刻修正回路を提供することにある。

上記目的を達成するために、本発明の回路は、時刻修正
時の書込及び消去パルスを通常の時刻表示部より小さい
パルス幅の書込及び消去パルスにてＥＣ表示部を駆動し
て、応答速度の遅いＥＣ表示部に対しても速修正を行う
ようにしたものである。

すなわち、ＥＣ素子における着色作用は物質の還元反応
による着色物質の析出と考えられ、またその酸化によつ
て前記析出した着色物質が元の無色物質に戻るという可
逆反応から生じる。従つて、ＥＣ物質を挾んだ表示極及
び対向極に供給される電荷量によつて前記着色の程度が
変化し、このことは、印加電圧が一定の場合その着色の
程度が印加パルス幅によつて異なり、またその消去のた
めにはほぼ同一のパルス幅を有する消去パルスが必要と
なることを示している。本発明は、このＥＣ素子の着色
現象に着目し、通常の時刻表示時には充分なパルス幅を
有する表示パルスを印加することによつて着色程度の強
い鮮明な表示を得るとともに、時刻修正時にはパルス幅
を減少して着色程度を若干低下させ修正速度の向上を図
ることを特徴とする。

実際の使用状態において、時刻修正時にはその表示があ
る程度不明瞭てあつても確実な修正作用を得ることがで
き、特に、電極に供給される電荷はこの初期における増
加量が大きいために、書込パルス幅を小さくしてもその
着色程度はパルス幅の減少程度に比例することなく、十
分に視認可能な表示が得られるということが利用されて
いる。例えば、パルス．幅を半分に減少した場合におい
ても、ＥＣ素子における着色の程度はほぼ７０〜８０％
程度にしか減少することなく、修正時に必要な十分な表
示作用を行うことができる。さらに本発明においては、
時刻修正モードに切一替つた時にＥＣ表示部の着色程度
を半分以下に低下させる作用を行い、時刻修正時の消去
パルス幅が通常時刻表示時のパルスより小さいために、
修正前の時刻表示を完全に消去することができず、この
ままでは修正前の表示が残り修正作用が行いにくくなる
ということを防止していることを特徴とする。

以下、図面に基づいて本発明の好適な実施例を説明する
。

第１図には本発明に係る時刻修正回路の好適な実施例が
示されている。

水晶発振器等を含む基準信号発生部１０からの基準信号
は分周回路１２を介して所望周波数のパ・ルス列に変換
された後、計時回路１４へ供給される。

実施例において、計時回路１４へは分周回路１２から１
Ｈｚのパルス列が供給され、（１）進カウンタ１６、１
０進カウンタ１８、６進カウンタ２０、１２進カウンタ
２２、２進カウンタ２４からそれぞれ印秒桁、１分桁、
１紛桁、時桁、ＡＩＳ／１／ＰＭの各信号が出力され、
これらの出力が時刻表示信号として時刻表示回路２６へ
供給されている。時刻表示回路２６にはＥＣ表示部２８
が設けられ、ＥＣ表示部２８は実施例においてデジタル
表示を行うための２セグメント電極から成るＡＭ／ＰＭ
表示極３０ａ１８セグメントから成る時桁表示極３０ｂ
１７セグメントから成る１紛桁セグメント３０ｃ、７セ
グメントから成る１分桁表示極３０ｄそして対向極３２
を含む。そして、前記計時回路１４からの各信号は時刻
表示回路２６のデコーダ３４ａ，３４ｂ，３４ｃ，３４
ｄに供給されて表示信号に変換される。各デコーダ３４
の出力は３６ａ，３６ｂ，３６ｃ，３６ｄを介して３ス
テートインバータから成る表示極ドライバアンドゲート
３８ａ，３８ｂ，３８ｃ，３８ｄのゲート入力に供給さ
れ、駆動信号に変換された後に各表示極３０へ供給され
る。前記各アンドゲート３６及びドライバ３８の入力に
は後述する書込消去制御回路からの制御信号が供給され
、実施例においては、時刻表示時には６０８＞毎にＥＣ
表示部２８の表示更新が行われ、また時刻修正時には修
正パルス信号印加毎に表示更新が行われる。ＥＣ表示部
２８の対向極３２へは３ステートインバータから成る対
向極ドライバ４０から各表示極ドライバ３８と逆極性の
電圧が印加され、前記したエレクトロクロミック現象が
得られることとなる。

対向極ドライバ４０のゲート入力には後述する書込消去
制御回路からの信号が供給されるとともにその入力には
インバータ４２からの制御信号が供給されている。各表
示極ドライバ３８の入力及びインバータ４２の入力は抵
抗４４を介して接地（Ｖｓｓ）されている。前記表示極
ドライバ３８及び対向極ドライバ４０はそれぞれ前述し
たように３ステートインバータから成りそのゲート入カ
カげＨ．ｊの時にのみ作動状態となり入力レベルに応じ
た駆動出力をそれぞれ対向する表示極３０及び対向極３
２へ出力し、一方そのゲート入力が１Ｌョの時には高イ
ンピーダンスのオフ状態となる。そしてＥＣ表示部２８
はその表示極３０がＲＬＪそして対向極３２がＲＨＪが
となつた時に電荷の蓄積が生じて所望の書込作用が得ら
れ、逆に表示極３０がＲＨＪそして対向極３２がＲＬョ
となつた時に電荷の放電が生じて消去作用が行われる。
前述したＥＣ表示部２８に書込消去を行わせるために書
込消去パルスを供給し、そして、時刻修正モードの時は
、時刻表示モードの時よりパルス幅の小さい書込消去パ
ルスを修正パルス発生に伴つて供給し、さらに時刻修正
モードに切替つた時にやはりパルス幅の小さい消去パル
スを供給するために、書込消去制御回路４６が設けられ
ている。

実施例においては、計時回路１４の６雉カウンタ１６か
らパルス幅が１秒で表示時刻の５＠に相当する５囲２パ
ルス１００が書込消去制御回路４６へ供給された時に消
去が行われ、またパルス幅が１秒で６＠）に相当する（
１）秒パルス１０２が供給たれた時に書込が行われる。

通常の時刻表示時には書込消去制御回路４６は前述した
５叩２パルス及び６［相］パルスによつて消去及び書込
が１分毎に行われるが、時刻修正時には修正パルス信号
の発生に伴つて任意の修正時に表示の消去及び書込を行
い、本発明においては、時刻表示モードと時刻修正モー
ドとを選択的に切替るために修正モード切替スイッチ４
８が設けられ、修正モード切替スイッチ４８は時計に設
けられた押しボタンスイッチ等から形成されている。修
正モード切替スイッチ４８はその一端が抵抗５０を介し
て電源（■００）に接続され、またその他端が接地され
ており、そのオフ状態ではＲＨｊ信号が書込消去制御回
路４６へ供給され、修正モード切替スイッチ４８のオン
作動によつてＲＬＪ信号が書込消去制御回路４６へ供給
される。修正モード切替スイッチ４８は時刻表示モード
と時刻修正モードとを切替、そのオン作動によつて時刻
修正モードが選択されると、修正スイッチ群５２を有効
とし、修正スイッチ群５２から計時回路１４の各カウン
タに修正信号が供給される。修正スイッチ群５２は１分
桁修正スイッチ５４ａ１１（５）・桁修正スイッチ５４
ｂそして時桁修正スイッチ５４ｃを含み、各修正スイッ
チの修正信号がそれぞれチヤタリング防止回路５６ａ，
５６ｂ，５６ｃを介して１雉カウンタ１８、６進カウン
タ２０、１２進カウンタ２２へ供給されている。従つて
、いずれかのスイッチ５４をオン作動させる毎に修正パ
ルスが発生して各カウンタ１８，２０，２２の計数値を
１個づつに増加修正することができ、その操作回数に応
じた速修正作用を行うことができる。前記修正モード切
替スイッチ４８の時刻修正モード選択時に時刻表示用書
込消去パルスすなわち６雉カウンタ１６から得られるパ
ルス幅１秒の５９秒パルス及び６囲２パルスよりパルス
幅の小さい時刻修正用書込消去パルスを出力するために
修正用書込消去パルス発生回路５８が設けられ、修正用
書込消去パルス発生回路５８へは分周回路１２から実施
例において３２Ｈｚの信号が供給され、また同時に前記
修正スイッチ群５２の修正信号がオアゲート６０を介し
て供給されている。

このような構成において、修正モード切替スイッチ４８
がオフ操作されてＲＨＪ信号が書込消去制御回路４６に
供給された時は時刻表示モードとなり、書込制御回路４
６は関秒パルス１００及び６＠パルス１０２により得ら
れる時刻表示用書込消去パルスをエレクトロクロミック
表示部２８に供給する。

反対に修正モード切替スイッチ４８がオン操作されてＲ
ＬＪ信号が書込消去制御回路４６に供給された時は時刻
修正モードとなり、書込消去制御回路４６はまず修正用
書込消去パルス発生回路５８からのパルス幅の小さい消
去パルスをエレクトロクロミック表示部２８に供給し、
ついで修正スイッチ群５２の操作毎にパルス幅の小さい
書込消去パルスをエレクトロクロミック表示部２８に供
給するようになる。以下に修正パルス発生回路５８及び
前述した書込消去制御回路４６の詳細な構成を説明する
。

修正パルス発生回路５８は時刻表示用書込消去パルスよ
りパルス幅の小さい時刻修正用書込消去パルスを出力し
、実施例においては、時刻表示パルスが、０．５Ｈｚの
周波数を有するのに対し、時刻修正用パルスとして１Ｈ
ｚの周波数を有するパルスが用いられ、このために、修
正パルス発生回路５８にはフリップフロップ（以下ＦＦ
という）６０ａ，６０ｂ，６０ｃ，６０ｄ，６０ｅ，６
０ｆから成る分周回路が設けられ、分周回路１２からの
３２Ｈｚのパルス列がアンドゲート６２を介してＦＦ６
Ｏ群から成る分周回路に供給されている。前記アンドゲ
ート６２の他方の入力には修正スイッチ群５２から修正
信号が供給された時に前記分周回路の１Ｈｚ信号の計数
出力作用を開始するためのゲート信号が供給され、この
ゲート信号を形成するためにＦＦ６４，６６が設けられ
、修正信号はオアゲート６０からオアゲート６８を介し
てＦＦ６４のトリガ入力に供給され、ＦＦ６４のＱ出力
がアンドゲート６２の他方の入カへ供給される。ＦＦ６
４はそのη出力が各ＦＦ６Ｏ及びＦＦ６６のリセット入
カへ供給される。ＦＦ６４のリセット入力にはＦＦ６Ｏ
ｆ及びＦＦ６６のＱ出力がオアゲート７０を介して入力
している。書込消去制御回路４６は、計時回路１４から
の５叩２パルス１００と６囲２パルスあるいは修正用書
込消去パルス発生回路５８からのパルス幅の小さい書込
及び消去パルスのいずれかを時刻表示回路２６へ選択的
に供給するオアゲート７４と、前記パルス信号を書込用
と消去用に切替る切替信号を時刻表示回路２６に供給す
るオアゲート７２とを含む。

すなわち、時刻表示用書込消去パルスを形成する計時回
路１４からの５醗パルス１００及び一６叩２パルス１０
２は書込消去制御回路４６のオアゲート７６に供給され
、その出力がアンドゲート７８の一方の入力に供給され
、アンドゲート７８の出力がオアゲート７４へ出力され
ている。アンドゲート７８の他方の入カへは修正モード
切替ス．インチ４８の出力が供給されており、この修正
モード切替信号はインバータ８０を介してアンドゲート
８２の一方の入力に供給されるとともに、６０秒パルス
１０２とともにアンドゲート８４へ供給されている。ア
ンドゲート８２の他方の入カへは・前記修正用書込消去
パルス発生回路５８のＦＦ６４のＱ出力が供給され、そ
の出力はオアゲート７４へ出力されている。アンドゲー
ト８４の出力は修正用書込消去パルス発生回路５８から
のパルス幅の小さい１Ｈｚの修正パルスとともにオアゲ
ート７２へ供給されオアゲート７２の出力は時刻表示回
路２６の各表示極ドライバ３８の入力及びインバータ４
２を介して対向極ドライバ４０の入カへ供給されている
。そして、書込消去制御回路４８にはＦＦ８６が設けら
れ、そのトリガ入力に修正モード切替スイッチ４８の修
正モード切替信号が供給され、そのＱ出力は修正用書込
消去パルス発生回路５８のＦＦ６６のトリガ入カへまた
そのＱｌ出力はオアゲート６８へ供給されている。そし
てＦＦ８６のリセ入カへはＦＦ６Ｏｅ（７）Ｑ出力が供
給されている。本発明の実施例は以上の構成から成り、
以下にその作用を第２図及び第３図の波形図を参照しな
７がら説明する。

第２図は通常の時刻表示状態における表示作用が示され
、修正モード切替スイッチ４８はオフ状態にあり、修正
モード切替信号１０４はＲＨョである。

時刻表示状態では、修正用書込消去パルス発生回路５８
の各ＦＦ６Ｏ，６４はリセットされており、時刻修正用
書込消去パルスが出力されることはない。

そして書込消去制御回路４６のＦＦ８６へはＲＨＪの修
正モード切替信号１０４が供給されているので、そのＱ
出力によつて修正用書込消去パルス発生回路５８のＦＦ
６６がトリガされＱ出力１１８はＲＨョの状態にあるま
た、ＲＨＪの修正モード切替信号１０４により、書込消
去制御回路４６の両アンドゲート７８，８４はゲート開
放状態にある。そして、計時回路１４からの（１）進カ
ウンタ１６から１秒のパルス幅の５叩２パルスが供給さ
れるまではオアゲート７２，７４の出力はともにＲＬＪ
であるためアンドゲート群３６の出力はデコーダ群３４
の出力にかかわらずＲＬＪとなり、このため表示極ドラ
イバ３８、対向極ドライバ４０は高インピーダンスのオ
フ状態にあり、ＥＣ表示部８の各表示極にある電荷は保
持されて表示はそのままの状態を維持する。

ここへ関秒パルス１００が発生して書込消去制御回路４
６に供給されると、この状態で、計時回路１４の印進カ
ウンタ１６から１秒のパルス幅を有する５叩２パルス１
００が書込消去制御回路４６へ供給されると、このＲＨ
ョレベル信号はオアゲート７６、アンドゲート７８（信
号１０６）及びオアゲート７４を通り、時刻表示回路２
６の各アンドゲート３６を介して表示極ドライバ３８の
ゲート入カへ、そして対向極ドライバ４０のゲート入カ
へＲＨＪ信号が供給され、この結果デコーダ群３４から
アンドゲート群３６を介してＲＨョが供給されている表
示極ドライバ３８、つまり点灯しているセグメントに接
続されている表示極ドライバと対向極ドライバ４０はオ
ン状態となり書込消去可能状態となる。

そして、この時、アンドゲート８４の出力はＲＬＪであ
るから、オアゲート７２の出力１０８もＲＬＪと成りＥ
Ｃ表示部２８の表示極３０はＲＨョそして対向極３２は
ＲＬ．Ｊとなつて、５９秒パルス１００のＲＨョに立ち
上つている期間中ＥＣ表示部２８は消去作用が行われる
。

従つて、ＥＣ表示部２８はこの５鰍パルス１００によつ
てそれまでの時刻表示を全て消去することができる。そ
して、指示時刻が６鰍にると、１秒のパルス幅の６囲２
パルス１０２が出力され、アンドゲート７８の出力１０
６はＲＨョ状態を維持するのでＥＣ表示部２８の書込制
御準備状態が保たれたまま、アンドゲート８４の出力が
ＲＨョになることによつてオアゲート７２の出力１０８
力げＨ１に反転し、この結果、ＥＣ表示部２８の対向極
３２がＲＨＪそして表示極３０がＲＬョとなるので、表
示部２８は書込作用が行われる。このようにして６＠）
パルス１０２によつてこの時の計時回路１４の内容がＥ
Ｃ表示部２８へ書込まれることとな．る。以上のように
して、通常の時刻表示が行われる。

第３図は、時桁修正スイッチ５４ｃによる修正作用が行
われる状態を説明する波形図である。本発明においては
、修正作用は修正モード切替．スイッチ４８のオン作動
により開始され、このオン作動時にＥＣ表示部２８着色
程度を半分以下に低下される作用が行われる。すなわち
、後述する実際の時刻修正時には前述したように、本発
明において、その消去パルス幅が通常の時刻表示パルー
ス幅より小さいためにこの修正消去パルスでは通常の時
刻表示を完全に消去することができず、このままでは修
正時に修正前の表示が残り修正作用が行いにくくなるた
めに、修正モードが選択されると同時にＥＣ表示部２８
の着色程度を低下させて実際の修正時に完全な消去作用
を行うことを可能にする。すなわち、修正モード切替の
オン操作により信号１０４が１ＬＪとなるとアンドゲー
ト７２，８４が閉じてアンドゲート８２が開き書込消去
制御回路４６のＦＦ８６がトリガされ、その互出力１１
２の立ち下り信号がオアゲート６８を介してＦＦ６４の
トリガ入力に供給され、この結果、ＦＦ６４のＱ出力が
ＲＨＪとなり、この）ＲＨＪのＱ出力がアンドゲート８
２及びオアゲート７４を通つて時刻表示回路２６の各ア
ンドゲート３６を介して表示極ドライバ３８のゲート入
力へ、そして、対向極ドライバ４０のゲート入カへ供給
される。この結果前と同じようにＥＣ表示部２８は書込
消去可能状態となる。この時、ＦＦ６Ｏｅ（７）Ｑ出力
１２０及びアンドゲート８４の出力ＲＬ．Ｊであるため
オアゲート７２の出力もＲＬＪとなり、表示極３０が１
ＨＪそして対向極３２がＲＬＪとなるため修正モード切
替スイッチ４８が”オフ操作された時からＥＣ表示部２
８は消去作用を開始する。同時に、ＦＦ６４のＱ出力１
１６はアンドゲート６２を開き、ＦＦ６Ｏ群から成る分
周回路により１Ｈｚの計数を開始する。そして、修正モ
ード切替スイッチ４８がオフ操作されてから０．聞２経
過後にＦＦ６Ｏｅ（７）Ｑ出力１２０はＲＨ．Ｊとなり
書込消去制御回路４６のＦＦ８６をリセットする。この
結果、ＦＦ８６のＱ出力からの立ち下り信号は修正用書
込消去パルス発生回路５８のＦＦ６６をトリガし、その
Ｑ出力１１８がＲＨＪに立ち上ることによりＦＦ６４が
リセットされ、次に、ＦＦ６４のＯ出力力げＨＪになる
ことによつて、ＦＦ６Ｏ群がすべてリセットされる。従
つて、この修正モード切替時には修正用書込消去パルス
発生回路５８からの０．５秒のパルス幅を有する消去パ
ルスによつてＥＣ表示部２８の弱め消去のみが行われ、
書込作用は行われない。時桁修正スイッチ５４ｃのオン
作動により、修正パルス信号１１４がオアゲート６０及
び６８を通つてＦＦ６４のトリガ入力に供給され、その
立ち下り時にＦＦ６４のＱ出力１１６がＲＨョとなり、
前述したように、このＲＨョの信号はアンドゲート８２
、オアゲート７４を介して対向極ドライバ４０のゲート
入カへそして各アンドゲート３６を介して、表示極ドラ
イバ３８のゲート入力に入力し、この結果ドライバ３８
，４０はオン状態となり、ＥＣ表示部２８書込消去可能
状態となる。

同時にＦＦ６４のＱ出力１１６はアンドゲート６２を介
してＦＦ６Ｏ群から成る分周回路により１Ｈｚの出力パ
ルス１２０の計数が開始される。

修正パルス信号１１４が供給された後の０．５秒間は修
正パルス１２０が１Ｌョ状態であるために、ＥＣ表示部
２８の表示極３０にはＲＨョそして対向極３２にはＲＬ
Ｊとなり、消去作用が行われる。この時修正モード切替
スイッチ４８のオン作動時に弱められた表示が本発明に
係るパルス幅の小さい消去パルスによつても十分に消去
される。そして、０．５秒後にＦＦ６Ｏｅの出力１２０
が７Ｈョに切替り、これによつてオアゲート７２の出力
はＲＨョとなり、表示極３０はＲＬ．ｊ．対向極３２は
０ＨＪとなつてＥＣ表示部２８は書込作用に切替る。こ
うしてＥＣ表示部２８が書込作用になつた後もＦＦ８６
のＱ出力はＲＨョ、η出力はＲＬョの状態を保持してい
るため、アンドゲート８２、オアゲート７４の出力はＲ
Ｈョと保持してドライバ３８，４０をオン状態のままに
し、またＦＦ群６０もリセットされずに計数を続ける。
このため、ＦＦ６Ｏｅの出力１２０はＲＨョのままとな
り、ＥＣ表示部２８はは修正時刻の書込作用を続ける。
しかしこの状態から０．聞２経過すると、ＦＦ６Ｏｅ（
７）Ｑ出力はＲＬＪに立ち下り、これによつてＦＦ６Ｏ
ｆ（７）Ｑ出力がＲＨＪに立ち上る。

この１Ｈ．Ｊ信号によりＦＦ６４はリセットされ、ＦＦ
６４のＯ出力がＲＨョとなるとＦＦ群６０はリセットさ
れ、ＦＦ６４のＱ出力がＲＬョになることによつてアン
ドゲート６２が閉じ、分周回路１２の３２Ｈｚ信号の計
数も停止する。またＦＦ６４のＱ出力が１ＬＪになるこ
とによつてアンドゲート８２、オアゲート８４の出力も
ＲＬＪとなり、表示極ドライバ３８、対向極ドライバ４
０はオフ状態となつてＥＣ表示部２８はその書込消去が
完了し全修正作用を完了することができる。このあとも
修正スイッチ５４のいずれかを操作すれば、同様な動作
で書込消去が行なわれる。なお、第２図、第３図の対向
極ドライバ４０の出力１１０及び表示極３８の出力の破
線位置は高インピーダンス状態を示し、各ドライバ３８
，４０のゲートがＲＬＪであるためにＥＣ表示部２８の
書込あるいは消去が行われることはない。

また、実施例においては、時刻修正用の書込及び消去の
両パルス幅が小さく設定されているが、本発明では少な
くとも書込パルス幅を小さくすることにより早修正を可
能とし得る。以上のようにして、修正モード切替スイッ
チ４８のオン作動状態において、いずれかの修正スイッ
チ群５２を１回づつオン作動させることによつて、所望
の時刻修正作用を得ることができ、この時刻修正は通常
の時刻表示より小さいパルス幅の時刻修正パルスによつ
て行われるので、ＥＣ表示部２８の消去及び書込を短時
間に行い、この結果、速修正行うことができるという利
点を有する。

もちろん、この修正時において、ＥＣ表示部２８の時刻
表示は通常より若干着色度の弱い薄い・表示となるが、
修正に十分な表示を得ることが可能である。以上説明し
たように、本発明によれば、時刻修正時にまず通常の時
刻表示時より小さいパルス幅の消去パルスにて弱め表示
とし、その後修正パル．ス発生毎にやはり小さいパルス
幅の書込及び消去パルスにてＥＣ表示部を駆動するので
、応答速度の遅いＥＣ表示部に対しても速集正行うこと
ができ、デジタルあるいはアナログ表示時計に広範囲に
利用可能な時刻修正回路を提供することができノる。

【図面の簡単な説明】

第１図は本発明に係る時刻修正回路の好適な実施例を示
す回路図、第２図は第１図に係る時刻修正回路の時刻表
示モードにおける動作を示す波形・図、第３図は第１図
に係る時刻修正回路の時刻修正モードにおける動作を示
す波形図。 ２６・・・時刻表示回路、２８・・・ＥＣ表示部、４６
・・・書込消去制御回路、４８・・・修正モード切替ス
イッチ、５２・・・修正スイッチ群、５８・・・修正パ
ルスｊ発生回路。

Claims (1)

【特許請求の範囲】
1. １ エレクトロクロミック表示部を有する時刻表示回路
   と、外部操作により修正用パルスを発生させる時刻修正
   スイッチと、時刻表示モードと時刻修正モードとを選択
   的に切替る修正モード切替スイッチと、時刻を前記エレ
   クトロクロミック表示部に書込消去するために時刻表示
   回路から発生する時刻表示用書込消去パルスよりパルス
   幅の小さい時刻修正用消去パルス及び時刻修正用書込消
   去パルスをそれぞれ前記時刻修正モード切替スイッチ及
   び時刻修正スイッチの操作により発生させる修正用書込
   消去パルス発生回路と、修正モード切替スイッチにより
   時刻表示モードを選択した時は前記時刻表示用書込消去
   パルスを前記エレクトロクロミック表示部に印加し、時
   刻修正モードを選択した時には前記時刻表示用書込消去
   パルスに代えて前記修正用書込消去パルス発生回路から
   の時刻修正用消去パルスを印加させてエレクトロクロミ
   ック表示部の時刻表示色を低下させ、その後時刻修正ス
   イッチの操作毎に時刻修正用書込消去パルスを印加させ
   て残りの時刻表示を消して修正書込を行う書込消去制御
   回路と、を含むエレクトロクロミック表示時計の時刻修
   正回路。