JPS6041846A - 透過性インタフエ−ス装置 - Google Patents

透過性インタフエ−ス装置

Info

Publication number
JPS6041846A
JPS6041846A JP59139749A JP13974984A JPS6041846A JP S6041846 A JPS6041846 A JP S6041846A JP 59139749 A JP59139749 A JP 59139749A JP 13974984 A JP13974984 A JP 13974984A JP S6041846 A JPS6041846 A JP S6041846A
Authority
JP
Japan
Prior art keywords
data
echoplex
microprocessor
message
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59139749A
Other languages
English (en)
Other versions
JPH0469466B2 (ja
Inventor
エドワード・チヤールズ・デユウエル
ジヨン・ヘンリー・ソーダーバーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pitney Bowes Inc
Original Assignee
Pitney Bowes Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pitney Bowes Inc filed Critical Pitney Bowes Inc
Publication of JPS6041846A publication Critical patent/JPS6041846A/ja
Publication of JPH0469466B2 publication Critical patent/JPH0469466B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07BTICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00Franking apparatus
    • G07B17/00733Cryptography or similar special procedures in a franking system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07BTICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00Franking apparatus
    • G07B17/00016Relations between apparatus, e.g. franking machine at customer or apparatus at post office, in a franking system
    • G07B17/0008Communication details outside or between apparatus
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07BTICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00Franking apparatus
    • G07B17/00185Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07BTICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00Franking apparatus
    • G07B17/00016Relations between apparatus, e.g. franking machine at customer or apparatus at post office, in a franking system
    • G07B17/0008Communication details outside or between apparatus
    • G07B2017/00137In a LAN
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07BTICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00Franking apparatus
    • G07B17/00185Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • G07B2017/00322Communication between components/modules/parts, e.g. printer, printhead, keyboard, conveyor or central unit
    • GPHYSICS
    • G07CHECKING-DEVICES
    • G07BTICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00Franking apparatus
    • G07B17/00185Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • G07B2017/00338Error detection or handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明はコンピュータが周辺装置と通信しうるようにす
るインタフェースに関する。より詳しくは、本発明は、
一連のフォーマットでデータを入力したり出力したりす
る上位コンピュータが、エコープレックスフォーマット
でデータを受信したり送信する郵便料金別納証印側機の
ような外部機械と通信しうるようにする装置に関する。
プロセス、あるいはその他の機械を制御するためにコン
ピュータを使用する場合、制御すべき装置とコンピュー
タが通信できるようにするある種の装置を設ける必要が
ある。前述のような通信を実施するために使用する装置
は一般的にはインタフェースと呼ばれている。インタフ
ェースはコンピュータがデータを出力したり、あるいは
データを受信するようにコンピュータへ、あるいはそこ
から伝送されるデータを処理する必要がある。同IK、
コンピュータにより制御されつつある装置はデータを出
力し、かつ特定のフォーマットでデータを受けとるもの
と想定されている。インタフェースはコンピュータと外
部装置との間で希望する通信を提供する必要があり、必
要に応じ、外部装置が理解するようコンピュータからの
データを変換する必要があり、かつコンピュータが理解
するよう外部装置からのデータを変換する必要がある0 一方のコンピュータ(「上位コンピュータ」)により制
御される外部装置は別のコンピュータ、あるいは自己の
コンピュータを組入れた機械であることが多い。上位コ
ンピュータと外部装置とが異った通信方法を有する場合
、インタフェースは他方に理解できるよう一方゛からの
データを変換したり、あるいはその逆を行う必要がある
上位コンピュータにより度々使用される通信方法の一形
式は直列データ通信として知られている。
直列データ通信においては、対となった単線にわたり一
時に1ビツトの割でデータは伝送されたりかつ、(ま・
たは)受信される。時には、直列データの送信に一方の
ラインが直列データの受信に他方のラインが使用される
コンピュータによって時折使用される別の通信方法は並
列通信として知られている。並列通信においては、複数
のデータビットが、通信すべきビットと同数のラインに
沿って同時に伝送される。
典型的には、データは8ビツト「バイト」で伝送され、
その場合8ビツトの各々を並列通信するには8本の個別
のラインが使用される。
電子式郵便料金別納証印網機に使用されてきた別の形式
の通信はエコープレックス通信として知られている。エ
コープレックス通信は直列通信の一形態であって、直列
のメツセージが同時に伝送され、かつ受信される。しか
しながら、各通信コンピュータを同期化することなくメ
ツセージを確実に送信したり、受信できるようにするた
めに、メツセージのフォーマットと、各種ユニットのク
イミンダは正確にセットされる。さらに、エコープレッ
クス通信においては、送信ユニットからのメツセージの
最初のビットを、受信すると、受信されたビットは比較
のためKs4信者へ受信者から再送される。この比較に
より、発信者はデータの伝送や、あるいは受信者の受信
において誤りがあったかどうか検査できる。このように
、エコープレックス通信を用いれば、送信や受信された
各メツセージの正確さが、メツセージ発信完了に譜読き
最小時間内で確認さり、る。
エコープレックス通信の原理、特に電子式郵便料金別納
証印網機へのその応用については、1981年11月1
7日発行され、本発明の譲受人に譲渡された、「複数の
コンピュータシステムを有する電子式郵便料金別納証印
網機J (” Electronic Postags
rri9ter Having plural Com
putingsystems”)という名称の米国特許
第4,301,507号に開示されている。
前記特許に述べているように、電子式郵便料金別納証印
網機の機能を遠隔の場所から制御することが望ましいこ
とが多い。そのような制御を行うために、遠隔制御装置
に接続するインクフェースコネクタを電子式郵便料金別
納印刷機に設ける。このように、例えば、電子はかりの
ように前記印刷機への外部装置の接続によって郵便手続
をさらに完全自動化できる。
電子式郵便料金別納証印網機を遠隔制御する機会をさら
に提供するために、(例えば上位コンピュータのような
)遠隔制御装置が制御すべき前記印刷機と通信しうるよ
うにするインタフェースが必要とされる0上位コンピュ
ータは一般的に標準の直列フォーマットでデータを送信
したり受信するものと考えられ、かつ郵便料金別納証印
刷磯はエコープレックスの直列フォーマットでデータを
送(iL、受信するから、一方の形態の直列データをエ
コープレックスデータへ、あるいはその逆に変換するた
めにインタフェースを設ける必要がある。そのようなイ
ンク7エースはリアルタイムで作動すべきであって、前
記印刷機からのデータが送信されるにつれて受信され、
上位コン上0ユータからのデータが送信されるにつれて
印刷機で受信される。
さらに、インタフェースが郵便料金別納証印刷機と上位
コンピュ−タの双方に対して透過性であ」tば有利であ
る。インタフェースを透過性と称する場合、インタフェ
ースが接続される装置が、インクフェースの介在がない
が如くに作動する。換言す;(tば、透過性インタフェ
ースを介して上位コンピュータに接続された郵便別金別
納証印刷、磯は、上位コンピュータと直接通信し、上位
コンピュータは前記印刷機と直接通信するが如(に作動
する。
本発明は汎用性の、リアルタイム作動で透過性の非同期
性直列/エコープレックス変換器KI’A−r発明の要
約 本発明によれば、透過性インタフェース装置は直列通信
を利用する第1の装置とエコープレックス通信を利用す
る第2の装置との間でリアルタイム通信を提供する。第
1のマイクロプロセッサは直列データ用ポートと、第1
の並列データポートとを有する。第2の一マイクロプロ
セッサは第2の並列データ用ポートと、エコニブレック
スデータ用ホードとを有する。並列の通信通路が第1と
第2の並列データ用ポートと、したがって第1と第2の
マイクロプロセッサとを接続する。直列データ用ポート
からの直列データを並列のフォーマットに変換し、この
並列にフォーマット化さ」tたデータを並列の通信通路
を介して第1の並列データ用ポートからの第2の並列デ
ータ用ポート′へ伝送するための装置が第1のマイクロ
プロセッサに作動接続されている。第2の並列データ用
ポートからの並列データをエコープレックスフォーマッ
トへ変換し、エコープレックスデータ用ホードからのエ
コープレックスフォーマット化されたデータを出力する
装置が第2のマイクロプロセッサと作動関連している。
エコープレックスデータ用ポートからのエコープレック
スデータを並列のフォーマットに変換し、この並列のフ
ォーマット化されたデータを、並列の通信通路を介して
第2の並列データ用ホードから第1の並列のデータ用ホ
ードへ変換する装置が第2のマイクロプロセッサと作動
関連している。第1の並列データ用ホードからの並列デ
ータを直列のフォーマットの変換し、直列データ用ポー
トからのこの直列にフォーマット化されたデータを出力
する装置が第1のマイクロプロセッサに作動関連してい
る。最後に、第1と第2のマイクロプロセッサの間でデ
ータ伝送を優先順位化する装置が設けられている。この
優先順位化装置は、直列データ用ホードからの出力とし
てエコープレックスポートから伝送されるべきエコープ
レックスデータを第一優先とする。第2優先はエコープ
レックスデータ用ホードからの出力として直列フートか
ら伝送すべき直列データに与えられる。
一方の周波数で第1のマイクロプロセッサを作動させる
第1のクロック装置と、別の周波数で第2のマイクロプ
ロセッサを作動させる第2のクロック装置とを設けるこ
とにより、第1と第2のマイクロプロセッサは非同期的
に作動する。直列データ用ホードとエコープレックスデ
ータ用ホードとの間のデータ伝送の間の経過時間を検出
する装置を設けることもできる。前記の経、適時間のフ
ィンフォーメーションは、通信装置の内部作動を検討す
る場合有用である。
いづれの通信方法においても、誤りを検出する装置を設
けて通信の一貫性を確実にすることが重要である。本発
明は通信上の誤り発生時信号を出す装置を設けることが
できる。
好適実施例の詳細説明 本発明は直列通信を用いる第1の装置とエコープレック
ス通信を用いる第2の装置の間で透過性インタフェース
を提供する。前記インタフェースは、例えば上位コンピ
ュ−タである第1の装置と、例えば郵便料金別納証印側
機である第2の装置との間で、非同期的に、リアルタイ
ムのデータ通信を可能とする。
第1図に示すように、上位コンピュータ12を郵便料金
別納証印側機14に接続するインタフェース10が設け
られている。上位コンピュータ12からの直列データは
直列データ用4− +−17を介して、直列励振型回路
I6を通ってマイクロプロセッサ20((伝送される。
マイクロプロセッサ20は点線のボックス21で指示し
、持久性記憶装置に記憶された制御プログラムを含む。
マイクロプロセッサは、例えば、カリフォルニア、サン
タクララのインテル会社(Intel Corpora
tion、5anta C1ara Ca1iforn
ia )の8751マイクロコンピユータで構成してよ
い。
このマイクロコンピュータは読出し専用記憶装置(Ro
m) を含み、その中に制御プログラムを記憶させるこ
とができる。第1のクロック18はマイクロプロセッサ
20に接続され、マイクロプロセッサ20の作動周波数
を設定する。第1のブロック18は安定クロックであっ
て、水晶制御が好ましく、例えば6メガヘルツの周波数
で作動しうる。変調速度セレクタを設けてよく、これは
インタフェース10を、介するデータの伝送に対して使
用者が変調速度を選定しつるようにマイクロプロセッサ
に接続さ」する。
マイクロプロセッサ20は第1の並列データ用ポート2
7を含み、該ポートは並列の通信通路3oを介して周辺
インタフェースプロセッサ22の第2の並列データ用4
−ト29に接続されている。周辺インタフェースプロセ
ッサ22は特殊なマイクロプロセッサであって、23で
示す持久性記憶装置において制御プログラムを含む−例
えば周辺インタフェースプロセッサ22はインテル会社
(Intel Corporat;1on)で製作され
、8741マイクロコンピユータと称される汎用周辺制
御装置でよい。第2のクロック24が周辺インタフェー
スプロセッサ22に接続さり、その作動周波数をセット
する。第2のクロック24は例えば、約3.5メガヘル
ツの周波数で作動する。
郵便料金別納証印側機14はエコープレックス励据器回
路28を介して周辺インタフェースプロセラt22に接
続される。周辺インタフェースプロセッサ22のエコー
プレックスデータ用ポート31はエコープレックス励振
器回路28に接続されている。
作動時、上位コンピュータ12がらの直列データはマイ
クロプロセッサ20によって並列のデータに変換され、
該並列データは並列通信通路を介して周辺インタフェー
スプロセッサ22へ移動する。マイクロプロセッサ20
からの並列データは周辺インタフェースプロセッサ22
に、J:t)エコープレックスデータに変換され、エコ
ープレックスデータ用ポート31から出力される。他方
の方向においては、郵便料金別納証印側機14がらのエ
コープレックスデータは周辺インタフェースプロセッサ
22により並列データに変換される。この変換されたエ
コープレックスデータは並列のフォーマットの形で通信
通路30を介してマイクロプロセッサ20へ伝送される
。マイクロプロセッサ20は周辺インタフェースプロセ
ッサ22からの並列データを直列フォーマツ)K変換し
、その直列のフォーマットは次いで直列励振器回路16
を介して上位コンピュータ12へ出力される。
インタフェース10は非同期作動し、透過性であって、
上位コンピュータ(直列データ)と印刷機14(エコー
プレックスデータ)との間でリアルタイムのデータ通信
を提供する。
安全性保持が要求される装置への通信に対してエコープ
レックス通信は特に有用である。そのような装置の一例
は郵便料金別納証印側機である。
安定した通信を提供するには、電磁性放射線と敏感性と
を最小に保つことが不可欠である。この要件の方はデー
タ通信を行う上で通信リンクが必要とする導電体の数を
最小にすることにより最もよく充たされる。このように
、直列通信は魅力的な方法である。
エコープレックス区送は誤りのない通信を提供する特殊
な通信方法である。安全した通信を提供するには、デー
タ伝送は誤りがあってはならず、ハードウェアでなく、
むしろソフトウェアを介してできるだけ通信を制御する
ことも望ましい。さらK、通信は高速であって、通信を
行っている個別のコンピュータプロセッサが入力/出力
(/c限定されることがないようにすることが望ましい
。エコープレックス通信はこれらの要件の各々を満足さ
せる。
エコープレックス通信を実施するには、各回路ニオイて
低論理レベル(0ボルト)あるいは高論理レベル(5ボ
ルト)のいづれか提供する2個の一方向(rシンプレッ
クス」)回路を使用する。
一方のシンプレックス回路は当該装置からのデータの伝
送に、他方のシンプレックス回路は当該装置によるイン
フォーメーションを受信するために使用される。
エコープレックス伝送において、第1のシンプレックス
回路にわたって順次メツセージベースで関連装置間でデ
ータが通信さ」t、エコーバックすること(したがって
エコープレックス)Kより第2のシンプレックス回路て
わたって、ビット対ビットベースで伝送された信号を送
る。伝送装置において比較が行われ、リアルタイムで、
該伝送装置により送られた信号が伝送装置により受信さ
れた信号と同じか否か検出する。信号が同じであれば、
伝送装置は誤りのないパルスを受信器へ送る。
データ伝送速度は誤りのないパルスをつくるために必要
な時間のみ遅くされる。
エコープレックス通信は直列で、ビットでは同期性、ワ
ードでは非同期性で、例えば9600ボーで通信の開始
/終了を行う。通信はメツセージのみに基いており、即
ち、通信を制御するための通信装置の間では個別の制御
ラインは設けられていない。各バイトは始動ビットで始
まり、10ビツトであって、8ビットワード9.即ちバ
イトが続き、停止ビットで終る。メツセージの最後の停
止ビットはメツセージの終りを指示するために、メツセ
ージの他の全ての停止ビットとは反対の方向を有する。
論理零は始動ビットとメツセージの停止ビットの終りを
示し、典型的には零データビットである。論理1は送信
の要求、送信のクリアー、バイト停止ビットの終り、1
個のデータのビット、およびまた典型的には高値である
誤りのないパルスの介在を示す。
メツセージが1ワ一ド9以上であれば、メツセージの第
2のワード′″は2個のニブル、即ち4ビツトからなる
群から構成されるフォーマットバイトを含む。第1の二
、プルはメツセージ中のデータのニブルの数を示し、第
2のニブルはデータの10進小数点の右方ヘデジットの
数を提供し、明らかな10進小数点が介在しなければ1
6進数FK対応する。
メツセージを送りうる状態となると、当該装置の受信ラ
インがまづ検査される。受信ラインが低値であると、発
信装置は送信ラインを高値まで上げ、再び受信ラインを
検査する。依然として低値であると、ユニットは送信自
在となる。さもなければ受信装置となる必要がある。こ
のため2個の装置の間の干渉を排除する。
メツセージのタイミングは通信装置のフラックス(cr
ux)を構成しそのためメツセージは非同期化されうる
。典型的なタイミングな第3図に示し、第3図では所定
のメツセージを送る伝送装置のラインと、前記メツセー
ジを受信する受信装置のラインとの相対タイミングを示
す。伝送装置の出力ラインは受信装置の入力ラインと同
じであるので、これらの2本の信号用ラインは同一であ
ることが明らかである。勿論、伝送装置の入力ラインお
よび受信装置の出力ラインに対しても同じことである。
この形式の成功した伝送装置においては、伝送装置がt
lの時に入力ラインを検査し、低値が検出されると、出
力ラインをt2で示すよう[50マイクロ秒り、内の高
1直まで高める。次いで、伝送装置は50−100マイ
クロ秒の範囲内でt3のときその入力ラインを再び検査
する。入力ラインが依然として任値であ枕ば、伝送装置
が始動して、120マイクロ秒の最小待機時間1て続い
て、この出力ラインを下げてメツセージの始動ビットを
形成させることにより、t5のときにメツセージを送り
始めることができる。一方t4のとき、受信装置はその
出力ラインを最小100マイクロ秒で、データの受信可
能状態を示す高レベルまで高めている。これは「送信す
るためクリアする」状態を指示する。t5とt5′の間
の時間間1%によって示すよう匠、マルチバ・イトメツ
セージの一連のバイトの間のタイミングは、受信装置が
信号を適正VC受信かつ記憶できるように確実にするた
めには最小1134.375マイクロ秒である。
最後のメツセージのバイトの始点t5′からt7におけ
る誤りのないパルスの伝送までの時間は1031.25
マイクロ秒から1+57.291マイクロ秒までにセッ
トされ、誤りのないパルスは309.375マイクロ秒
から368.228マイクロ秒の振幅を有する。受信装
置はメツセージの最後のバイトの始動パルスの開始υて
続いて、t8において1187.291から1340.
625マイクロ秒の誤りのないパルスの発生を試験する
必要がある。伝送装置のビット変移は以下の表1により
、データと停止ビットの受信装置によるザンプリンタは
表■に示すタイミングによる必要がある。
表1 n ビット 最 小 最 大 ■ スタートOO 2ュータ1 ]、03.125 105.2083 デ
ータ2 206.25 210.4174 データ3 
309.375 315.6255 データ4 412
.500 420.8336 データ5 515.62
5 526.0427 データ6 618.750 6
31.2508 データ7 721.875 736.
4589 データ8 825.000 844.667
10 停止 928.125 ’946.87.5表I
1 1 スタート − 2 Dl 115.208 3 D2 220.4.16 4 D3 325.624 5 D 4 430.832 6 D5 536.040 7 D6 644.248 8 D7 746.456 9 D8 851.664 10 停止 956.872 前述のタイミングにより、非同期性伝送が可能であって
、そのためこの目的に対して関連装置間の制御導線は不
要である。
さらて、誤りがなくインフォメーションが受信装置によ
って正確に受信されるようにするためには、受信装置の
出力ラインにおいてデータが伝送装置へ順次戻される。
スタートビットを検出する指令ループの開始からデータ
を再伝送するに要する時間は表IK列挙され、伝送装置
への入力ラインでこのデータをサンプリングするに要す
る時間は表IVに列挙されている。もし、単に伝送装置
で受信されたデータが送信されたデータと同じであると
すれば、誤りのないパルスがメツセージの終りにおいて
伝送される。
メツセージ通信をさらに制御するために、伝送装置は伝
送の要求を出した後受信装置からの信号を送るようクリ
アするためK 最小3,5ミリ秒待機し、同様にメツセ
ージを送信するためクリア要求を出した後メツセージを
開始をするため約35ミリ秒待機する。関連装置の隣1
妾する伝送装置の作用の間、ならびに隣接する受信装置
の間に介在する必要のある規定時間をセットすることに
より関連装置間の干渉がさらに最小とされる。
表11[ n ビット 最小 最大 ■ スター) 32.083 73.1252 D 1
− 137.292 176.2503 D 2 24
2.500 279.3754、D 3 347.70
8 382.5005 D 4 452.917 48
5.6256 D 5 558.125 588.75
7 D 6 663.333 69]、、8758 D
 7 768.542 795.0009 D s 8
73.7sO898,12510停止 978.958
 100]、、250※険出スタートパルスにおけるプ
ログラムルーズの不確実性て対して10usecを許容
する二不確実性が10usec以上の場合、過度の分は
各最大値から差引(べきて・ある。
表IV 1 スタート 103.125 135.2082 D
 1. 206.250 240.4163 D 2 
309.375 345.6254 D 3 412.
500 450.8335 D 4 515.625 
556.0416 D 5 618.750 66tz
5゜7 D66 721.875 766.4588 
D 7 825.000 871.6679 D 8 
928.125’ 976.87510 停止 103
1.250 ]、082.083例えばONとか日付の
変更のような細砕Gて局部的な手動による機能を除いて
、電子式郵便料金別納証印刷(幾の全ての機能は本発明
ひてよるインタフェースを介して前記印刷機に接続され
た上位コン上0ユークにより遠隔個所から電子的に制御
可能である。電子式郵便制金別納証印刷機の内部ておい
て、ソフトウェアルーチンが外部制御装置の介在を走査
し、外部装置の有効性を確認すると該外部装置の制御の
代行を行うことができる。郵便料金が新しい値でそ」t
をセットしたい場合が、上位コンピュータにより遠隔か
ら達成しうる機能の一例である。また、上位コンピュー
タは郵便料金別納証印網機の現在の登録値をもモニタで
きる。
本発明((よるインタフェースを介して前記印刷機に接
続されている。外部装置は上位コンピュータである必要
はない。外部装置は、例えば、はかり、遠隔表示あるい
はその曲の形式の、郵便料金別納証印刷(幾と通常イン
タフェースする装置のような複数の作動装置を含むこと
ができる。
外部装置を電子郵便料金別納証印刷機へ接続するため(
(本発明のインタフェースが使用される場合、インフォ
メーションは2方向、即ち前記印刷機に向かう内方、あ
るいは外部装置に向かう外方に流れる。全体的に制御値
として規定される制御信号や要求は前記印刷機に向かっ
て内方に流れる。
インフォーメーションデータは外方に流れる。外部装−
〇介在は、信号送信のためのクリアに対する応答性を検
出することにより郵便料金別納証印網機により検出され
る。本発明は、従来は困r41mとされていた、外部装
置との直接的なインタフェースを可能とする標準的な電
子式郵便相金別納証印刷機を提供する。
本発明の好適実施例を参照すれば、第2図はインクフェ
ース回路の概略線図を示す。上位コンヒ。
ユータのような外部装置は端子40.42.44および
46を介してインタフェースに接続されている。外部装
置から受信されるデータはオプトカップラ48と関連の
励穏器回路j−6とを介して通路50(て沿ってマイク
ロプロセッサ20まで端子40.42から移送される。
外部装置へ伝送されるデータはマイクロプロセッサ20
から通路52に沿って励温回路〕−6を介してオプトカ
ップラ54まで移送される。オプトカップラ54の方は
端子44と46とを介して外部装置に接続されている。
オシドカッシラ48.54はインタフェースに対する損
傷およびインタフェースに接続された装置を偶発的に、
あるいは故意に加えられる電気サージから保護し、また
接地ループを介して誘発さ」上る電気的騒音を排除する
例えば郵便料金別納証印網機のような装置へ、かつそこ
からの、制御されつつあるインフォメーションの流れは
インク7エースから、標準的な9ピンコネクタであるコ
ネクタ56を介して該装置へ移送される。制御されつつ
ある装置からのエコープレックスデータは、通路58に
あるエコープレックス動態回路28を介して移送する。
制御されている装置へのインフォメーションの流れは通
路6oにあるエコープレックス励j辰回路28を介して
流れる。
ボー速度セレクタ26を設けることができ、入力Aソー
 ) 62 ヲ介してマイクロプロセッサ20に接続さ
れている。入力P 1.0 からP 1.7までのいづ
れが接地されるかによって別のボー速度が得られる。マ
イクロプロセッサ2oの持続性記憶装置に記憶された制
御プログラムでボー速度を選択する配備がなさ」tてい
る。
マイクロプロセッサ2oと周辺のインタフェースプロセ
ッサ22とは、それぞれのりセント入力を介して電力が
加えられると始動する。マイクロプロセッサ20の作動
周波数は水晶制御クロック18により設定される。同様
に、周辺インタフェースプロセッサ22の作動周波数は
水晶制御のクロック24(テより設定される。
マイクロプロセッサ2oと周辺インタフェース制御装置
20の作動はその持続性記憶装置に記憶υtだソフトウ
ェアにより制御さjする。外部装置からのエコープレッ
クスデータが導体56のピン3に介在すると、前記デー
タは通路58とエコープレックスデータ用ポート31を
介して周辺インタフェースプロセッサ22へ入力される
。次いで、入力さ:ltたエコープレックスデータは次
いで並列フォーマットに変換さり、、並列の通信通路3
oを介して周辺インタフェースプロセッサ22の第2の
並列データ用ポート29かもマイクロプロセッサ2oの
第1の並列データ用yy −ト27へ出力される。デー
タは次いで、マイクロプロセッサ20により標準的な直
列フォーマットに変換され、ピン52、オシドカップラ
54および直列励幅回路16を介して直列のデータ用d
ソート17から(例えば上位コンピュータのような)端
子44と46とに接続された装置まで伝送される。
コネクタ56に接続された(例えばg!45便料金別納
証印刷機のような)制御されつつある装置へ伝送するよ
う直列データが端子40.42に介在すると、端子40
.42からΩ直列データがオプトカップラ48、励振回
路16と通路50を介してマイクロプロセッサ20の直
列データ用ポート17へ伝達される。直列データ用ポー
ト17はマイクロプロセッサ20により並列フォーマッ
トに変換さ」t、並列通信通路3oを介して第1の並列
データ用ポート27から周辺インタフェースプロセッサ
22の第2の並列データ用ホード29へ伝達される。次
いで、周辺インタフェースプロセッサ22は、並列デー
タをエコーンレックスフオーマッl−に変換し、通路6
0を介してエコープレックスデータ用ポート31からコ
ネクタ56のピン4へ伝送し制御されている装置へ伝送
する。
前述のように、エコープレックス伝送はデータの受信お
よび送信の優先性を設定することにより干渉による問題
を克服する。インタフェースの両端、即ち直列装置とエ
コープレックス装置とを同時に伝送したい場合、エコー
プレックス装置が優先される。マイクロプロセッサ20
と周辺インタフェースプロセッサ22の内部で、通信は
さらにソフトウェアにより優先順位化される。周辺プロ
セッサ22の内部で、該プロセッサに接続された(例え
ば郵便料金別納証印網機のような)外部装置から受信す
べきエコープレックスメツセージの介在を検出する第1
の装置が設けられている。そのようなメツセージが検出
されると、前述のようにメッセーシカ周辺インタフェー
スプロセッサ22に入力される。第2の装置は外部装置
から受信された各エコープレツクスメッセーシヲ並列フ
ォーマットに変換し、並列Gてフォーマット化されたメ
ツセージをマイクロプロセッサ20へ伝送する。周辺イ
ンタフェースプロセッサ22の第3の装置がマイクロプ
ロセッサ20から受信されるメツセージの介在を検出す
るが、そのようなメツセージが検出されると該メツセー
ジを受取りエコープレックスフォーマットで、周辺イン
タフェースプロセッサ22に接続された外部装置へ出力
する。ソフトウェアによる制御により、前記第1、第2
および第3の代置。
により行われる作動は、第1、第2および第3の装置に
対してそれぞル第]、第2および第3の優先順位を与え
ることにより優先順位化される。
マイクロプロセッサ20には、4レベルのf先順位があ
る。マイクロプロセッサ2oの第1優先は周辺インタフ
ェースプロセッサ22がら受信されるメツセージの介在
の検出に与えられ、メツセージが検出されるとそのメツ
セージをマイクロプロセッサ20に入力する。第2優先
は周辺インタフェースプロセッサ22VC出力されるべ
くマイクロプロセッサ20で待機しているメツセージの
介在の検出に与えられ、そのようなメツセージが検出さ
れると、そのメツセージを周辺インタフェースプロセッ
サ22へ出力スル、マイクロプロセッサ20の第3擾先
はマイクロプロセッサ20に接続された(例えば上位コ
ンピュータのような)外部装置に伝送されるべくマイク
ロブ、ロセッサ20で待機しているメツセージの介在の
検出に与えられ、そのようなメツセージが検出されると
、該メツセージを直列フォーマットで外部装置へ伝送す
る。マイクロプロセッサ20の第4優先はマイクロプロ
セッサ20に41iされた(例えば上位コンピュータの
ような)外部装置から受信されるメツセージの介在の検
出に与えられ、そのようなメツセージが検出されると該
メツセージを直列フォーマットでマイクロプロセッサ2
0へ伝送する。
ソフトウェア制御により、本発明のインクフェースにお
いて誤り確認を行うことができる。確認しうる誤りの1
つはマイクロプロセッサ20に接続された外部装置から
の指令を受け付けないことである。確認しうる別の誤り
は周辺インタフェースプロセッサ22のエコープレック
スデータ用ホードから、前記インタフェースプロセッサ
22して接続された(例えば郵便料金別納証印網機のよ
うな)外部装置へ出力されるエコープレックスメツセー
ジを喪失することである。確認しうる第3の誤りは周辺
インタフェースプロセッサ22に接続された外部装置か
ら受信されるべきエコープレックスのメツセージを喪失
することである。
本発明によるインタフェースは診断目的と、周辺のイン
タフェースプロセッサ22に接続された外部装置のリア
ルタイム分析(・て使用できる。ソフトウェア制御によ
り、(例えば上位コンピュータのような)マイクロプロ
セッサ20に接続された外部装置と(例えば郵便料金別
納証印側機のよ5K)周辺インタフェースプロセッサ2
2に接続された外部装置との間のデータ伝送中の経過時
間を検出する装置を設けることにより、インタフェース
により接続された外部装置の間の通信を検べることかで
きる。
添付Aはマイクロプロセッサの各種の機能を制御するた
めにマイクロプロセッサ20に含むプログラムの各々の
詳細な印字回答である。添付Bは周辺インクフェースプ
ロセッサ22により行われる作動の各々を制御するため
該プロセッサ22ニ記憶されたプログラムの各々の詳細
な印字回答である。
本発明を一実施例に関して開示、かつ説明してきたが、
その変更や修正が可能なることは明らかであって、特許
請求の範囲では本発明の真正の精神と範囲に入る変更や
修正を網羅する意図である。
【図面の簡単な説明】
第1図は、本発明によるリアルタイムの、透過性で、非
同期性の直列/エコープレックス変換器のブロック図; 第2図は本発明の好滴実施例の詳細な線図;第3図は本
発明により使用されるエコープレックス通信方法のタイ
ミングを示す線図である。 図において、 10・・・インタフェース 12・・・上位コンピュー
タ14・・・印刷機 16・・・直列励娠回路17 、
27 、29 、31・・・データボート18、 24
・・・クロック 20・・・マイクロプロセッサ22・
・・周辺インタフェースプロセッサ26・・・変調速度
セレクタ 28・・・エコープレックス励振回路 30・・・通信通路 40 、42.、44 、46・
・・端子48 、54・・・オプトカップラ

Claims (1)

  1. 【特許請求の範囲】 (1)直列通信を用いる第1の装置とエコープレックス
    通信を用いる第2の装置の間リアルタイムのデータ通信
    を提供する透過性インクフェース装置において、 直列データ用ポートと第1の並列データ用ポートとを有
    する第1のマイクロプロセッサと;第2の並列データ用
    ホードと、エコープレックスデータ用ポートとを有する
    第2のマイクロプロセッサと; 前記第1と第2の並列データ用ポートを接続する並列の
    通信通路と; 前記直列データ用ポートからの直列データを並列フォー
    マットに変換し、この並列にフォーマット化されたデー
    タを、前記並列通信通路を介して前記第1の並列データ
    用ポートから前記第2の並列データ用ホードへ伝送する
    よう第1のマイクロプロセッサに作動関連した装置と; 前記第2の並列データ用ポートからの並列データをエコ
    ープレックスフォーマットに変換し、前記のエコープレ
    ックスにフォーマット化されたデーl’を前記エコープ
    レックスデータ用ポートから出力するよう前記第2のマ
    イクロプロセッサと作動関連した装置と; 前記エコープレックスデータ用ポートからのエコープレ
    ックスデータを並列のフォーマツ)K変換し、この並列
    にフォーマット化されたデータを、前記並列通信通路を
    介して前記第2の並列データ用ホードから前記第1の並
    列データ用ポートへ伝送するよう前記第2のマイクロプ
    ロセッサと作動関連した装置と; 前記第1の並列データ用月2−トからの並列データを直
    列フォーマットに変換し、この直列((フォーマット化
    されたデータを前記直列データ用ポートから出力するよ
    う前記第1のマイクロプロセッサに作動関連した装置と
    ;および 前記第1と第2のマイクロプロセッサの間のデ−夕伝送
    を優先順位化する装置であって、前記エコープレックス
    ポートから伝送され前記直列データ用ポートから出力さ
    れるエコープレックスデータに第1優先を与え、前記直
    列、+@、−トがら伝送され前記エコープレックスデー
    タ用ポートから出力される直列データに第2の優先を与
    える装置とを含む透過性インタフェース装置。 (2、特許請求の範囲第1項に記載の装置において、前
    記第1のマイクロプロセッサを一方の周波数で作動させ
    る第1のクロック装置と、第2のマイクロプロセッサを
    別の周波数で作動させる第2のクロック装置とをさらに
    含み、前記第1と第2のマイクロプロセッサが非同期作
    動する透過性インタフェース装置。 (3)特許請求の範囲第1様に記載の装置匠おいて、前
    記直列データ用ポ・−トと前記x −y −1’ L/
    ソックスデータポートとの間のデータ伝送中の経過時間
    を検出する装置をさらに含む透過性インク7エース装置
    。 (4)特許請求の範囲第1項に記載の装置において、前
    記直列データ用ホードを上位コンピュータに接続する装
    置と前記エコープレックスデータ用ポートを周辺装置に
    接続する装置とをさらに含む透過性インタフェース装置
    。 (5)特許請求の範囲第1項に記載の装置において、上
    位コンピュータからの指令が受け付けられなかった場合
    前記上位コン1ユークに信号を出す第1の誤り確認装置
    と、前記エコープレックスデータ用ポートから周辺装置
    へ出力されたエコープレックスメツセージが喪失された
    場合前記上位コンピュータに信号を出す第2の誤り確認
    装置と、前記周辺装置から受信すべきエコープレックス
    メツセージが喪失された場合前記上位コンピュータに信
    号を出す第3の誤り確認装置とをさらに含む透過性イン
    タフェース装置。 (6)特許請求の範囲第5項に記載の装置において、前
    記周辺装置が電子式郵便料金別払証印刷機である透過性
    インタフェース装置。 (7)郵便料金別払証印刷機と上位コンピュータとの間
    でリアルタイムのデータ通信を行うために直列通信上位
    コンピュータへのエコープレックスデータ通信を利用し
    て電子式郵便料金別払証印刷機をインタフェースする装
    置において、直列データ伝送端子と、直列データ受信端
    子と、第1の並列データ用ポートと、制御プログラムを
    含む持続性記憶装置とを有するマイクロプロセッサと; エコープレックスデータ伝送端子と、エコープレックス
    受信端子と、第2の並列データ用ホードと、制御プログ
    ラムを含む持続性の記憶装置とを含むプログラム可能周
    辺インタフェースプロセッサと; マイクロプロセッサの作動周波数を設定するために前記
    マイクロプロセッサに接続された第1の安定クロックと
    ; 周辺インクフェースプロセッサの作動周波数を設定する
    ために前記のプログラム化可能の周辺インタフェースプ
    ロセッサに接続された第2の安定クロックと; 前記第1と第2の並列データ用ポートを接続する並列通
    信通路と; 前記郵便料金別納証印刷機から受信したエコープレック
    スメツセージの介在を検出するために前記周辺インタフ
    ェースプロセッザの制御プロクラムに応答し、そのよう
    なメツセージが検出された場合、該メツセージを前記周
    辺インタフェースプロセッサに入力する第1の装置と; 前記印刷機から受信した各エコープレックスメツセージ
    を並列のフォーマットに変換するよう前記周辺インタフ
    ェースプロセッサの制御プログラムに応答し、並列にフ
    ォーマット化されたメツセージを前記並列通信通路を介
    して前記マイクロプロセッサへ伝送する第2の装置と; 前記マイクロプロセッサから受信したメツセージの介在
    を検出するよう前記周辺インタフェースプロセッサの制
    御プログラムに応答し、そのようなメツセージが検出さ
    れると前記並列通信通路を介し壬該メツセージを受信し
    エコープレックスフォーマットで該メツセージを前記郵
    便料金別納証印刷機へ出力する第3の装置と; 前記第1.第2および第3の装置にそれぞれ、第1.第
    2および第3の優先順位を与えることにより前記第1.
    第2および第3の装置てより行われる作動を優先順位化
    する装置と; 前記周辺インタフェースプロセッサから受信されるメツ
    セージの介在を検出するよう前記マイクロプロセッサの
    制御プログラムに応答しそのようなメツセージが検出さ
    れると、該メツセージを前記マイクロプロセッサに入力
    する、第4の装置と;前記周辺インタフェースプロセッ
    サへ出力スべく前記マイクロプロセッサで待機している
    メツセージの介在を検出するよう前記マイクロプロセッ
    サの制御プログラムに応答し、そのようなメツセージが
    検出されると、前記並列通信通路を介して該メツセージ
    を前記周辺インタフェースプロセッサへ出力する第5の
    装置と; 前記上位コンビ五−タへ伝送すべく前記マイクロプロセ
    ッサで待機しているメツセージの介在を検出するよう前
    記マイクロプロセッサの制御プログラムに応答しそのよ
    うなメツセージが検出されると、該メツセージを直列フ
    ォーマットで前記上位コンピュータへ伝送する、第6の
    装置と;前記上位コンピュータから受信されるメツセー
    ジの介在を検出するよう前記マイクロプロセッサの制御
    プログラムに応答しそのようなメツセージが検出される
    と、該メツセージを直列フォーマットでマイクロプロセ
    ッサに受信する第7装置と。 前記第4.第5.第6および第7の装置にそれぞれ第1
    .第2.第3および第4の優先順位を与えることにより
    前記第4.第5.第6および第7の装置による作動を優
    先順位化する装置とを含むインクフェース装置。 (8)特許請求の範囲第7項に記載の装置において、上
    位コンピュータからの指令が受付けられなカッタ場合前
    記上位コンピュータに信号を出す第1の誤り確認装置と
    、前記エコープレックスデータ用ホードから前記郵便料
    金別納証印側機へ出力されたエコープレックスメツセー
    ジが喪失した場合前記上位コンピュータに信号を出す第
    2の誤り確認装置と、前記印刷機から受信すべきエコー
    プレックスメツセージが喪失した場合前記上位コンピュ
    ータに信号を出すべき第3の誤り確認装置とをさらに含
    むインタフェース装置。 (9)特許請求の範囲第7項に記載の装置において、前
    記上位コンピュータと前記郵便料金別納証印側機との間
    のデータ伝送の間の経過時間を検出する装置をさらに含
    むインタフェース装置。 00)特許請求の範囲第7項に記載の装置において別々
    の周波数で前記第1と第2のクロックが作動し、そのた
    め前記マイクロプロセッサと前記周辺インタフェースプ
    ロセッサが非同期作動するインタフェース装置。
JP59139749A 1983-07-05 1984-07-05 透過性インタフエ−ス装置 Granted JPS6041846A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US510792 1983-07-05
US06/510,792 US4535421A (en) 1983-07-05 1983-07-05 Universal real time transparent asynchronous serial/echoplex converter

Publications (2)

Publication Number Publication Date
JPS6041846A true JPS6041846A (ja) 1985-03-05
JPH0469466B2 JPH0469466B2 (ja) 1992-11-06

Family

ID=24032210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59139749A Granted JPS6041846A (ja) 1983-07-05 1984-07-05 透過性インタフエ−ス装置

Country Status (5)

Country Link
US (1) US4535421A (ja)
EP (1) EP0130628B1 (ja)
JP (1) JPS6041846A (ja)
CA (1) CA1227575A (ja)
DE (2) DE130628T1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5746530A (en) * 1994-03-01 1998-05-05 Oota; Etsuji Medium container and its spare medium
US6334119B1 (en) * 1998-11-13 2001-12-25 Pitney Bowes Inc. Method and system for selectively interacting with a postage meter provided on an inserter system

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878168A (en) * 1984-03-30 1989-10-31 International Business Machines Corporation Bidirectional serial test bus device adapted for control processing unit using parallel information transfer bus
JPS62155645A (ja) * 1984-12-17 1987-07-10 Takeshi Nakano 回線変換器
US5230071A (en) * 1987-08-13 1993-07-20 Digital Equipment Corporation Method for controlling the variable baud rate of peripheral devices
US5331538A (en) * 1989-10-23 1994-07-19 Pitney Bowes Inc. Mail processing system controller
US5309363A (en) * 1992-03-05 1994-05-03 Frank M. Graves Remotely rechargeable postage meter
US5455923A (en) * 1992-07-30 1995-10-03 Kaplinsky; Cecil H. Memory system for loading peripherals on power up
JP3670303B2 (ja) * 1993-09-01 2005-07-13 富士通株式会社 データ変換方法及びデータ変換装置
US5666292A (en) * 1994-12-13 1997-09-09 Pitney Bowes Inc. External interface unit having message routing and protocol conversion
US6233063B1 (en) 1995-06-29 2001-05-15 Agfa Corporation Two lens converging device in a dual plane flat-bed scanning system
US6076081A (en) * 1997-08-13 2000-06-13 Pitney Bowes Inc. Protocol converter with peripheral machine trip capability
US7734852B1 (en) * 1998-08-06 2010-06-08 Ahern Frank W Modular computer system
US6378012B1 (en) * 1998-10-29 2002-04-23 Edward R. Bass Interface with data transmission mode from weighing scale to one or more peripheral devices and mailing machine tripping mode determined by individual peripheral device protocol
CA2285834A1 (en) 1998-10-29 2000-04-29 Pitney Bowes Inc. A method and system for selectively replenishing a postage meter on an inserter system
DE19926006A1 (de) * 1999-06-08 2000-12-14 Moeller Gmbh Datenübertragungseinrichtung
US6594719B1 (en) 2000-04-19 2003-07-15 Mobility Electronics Inc. Extended cardbus/pc card controller with split-bridge ™technology
US7457311B2 (en) * 2004-08-31 2008-11-25 Honeywell International Inc. Portable communication interface device
US8615409B1 (en) 2005-04-15 2013-12-24 Recovery Data-Connect, L.L.C. System and method for identification, perfection, collection, and valuation of third-party claims including subrogation claims
US20080104575A1 (en) * 2006-10-31 2008-05-01 Motorola, Inc. Agent for implementing automated compatibility test
DE102011084280A1 (de) * 2011-10-11 2013-04-11 Siemens Aktiengesellschaft Computersystem und Verfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810942A (ja) * 1981-07-14 1983-01-21 Toshiba Corp デ−タ伝送装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2242910A5 (ja) * 1973-09-03 1975-03-28 Honeywell Bull Soc Ind
US4174536A (en) * 1977-01-21 1979-11-13 Massachusetts Institute Of Technology Digital communications controller with firmware control
US4143418A (en) * 1977-09-21 1979-03-06 Sperry Rand Corporation Control device and method for reading a data character from a computer at a fast rate and transmitting the character at a slow rate on a communication line
US4133042A (en) * 1977-12-19 1979-01-02 Wallace Ben W Automatic pinsetter controller system
US4301507A (en) * 1979-10-30 1981-11-17 Pitney Bowes Inc. Electronic postage meter having plural computing systems
US4395756A (en) * 1981-02-17 1983-07-26 Pitney Bowes Inc. Processor implemented communications interface having external clock actuated disabling control
US4410961A (en) * 1981-02-17 1983-10-18 Pitney Bowes Inc. Interface between a processor system and peripheral devices used in a mailing system
US4466079A (en) * 1981-02-17 1984-08-14 Pitney Bowes Inc. Mailing system peripheral interface with communications formatting memory
US4410962A (en) * 1981-02-17 1983-10-18 Pitney Bowes Inc. Mailing system interface interconnecting incompatible communication systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810942A (ja) * 1981-07-14 1983-01-21 Toshiba Corp デ−タ伝送装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5746530A (en) * 1994-03-01 1998-05-05 Oota; Etsuji Medium container and its spare medium
US6334119B1 (en) * 1998-11-13 2001-12-25 Pitney Bowes Inc. Method and system for selectively interacting with a postage meter provided on an inserter system

Also Published As

Publication number Publication date
JPH0469466B2 (ja) 1992-11-06
DE3483596D1 (de) 1990-12-20
EP0130628A2 (en) 1985-01-09
EP0130628B1 (en) 1990-11-14
CA1227575A (en) 1987-09-29
EP0130628A3 (en) 1987-12-23
US4535421A (en) 1985-08-13
DE130628T1 (de) 1988-05-19

Similar Documents

Publication Publication Date Title
JPS6041846A (ja) 透過性インタフエ−ス装置
CA1320004C (en) Hybrid communications link adapter incorporating input/output and data communications technology
US4959833A (en) Data transmission method and bus extender
EP0281307A2 (en) Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral
JPS639261B2 (ja)
US4788717A (en) Telephone line interface option module
US5157599A (en) Serial data communication system and apparatus
US4872006A (en) Data transmission system
JPH02230838A (ja) フィールドセンサと通信器との通信方法およびその装置
EP0228954A1 (en) Telephone line interface option module
US5003460A (en) Method for the transmission of connection data stored in a communication switching system to a data processing system
JPS622744B2 (ja)
US4431864A (en) Communications system input-output converter
GB2180126A (en) Inter-bus system
RU50018U1 (ru) Мультиплексор передачи данных
JPH0557788B2 (ja)
JPS61103297A (ja) 電子複写機制御装置
US5907690A (en) Modular interface devices for a distributed input/output system
JP2623816B2 (ja) 信号伝送方式
JPS6147455B2 (ja)
JPH0644763B2 (ja) デ−タ転送方式
JP2924209B2 (ja) データ転送装置及びデータ転送方法
JPS5853265A (ja) フアクシミリ動作試験方式
JPH0795734B2 (ja) ポ−リング通信用回路
CN115562912A (zh) 一种数据冗余监视方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees