JPS6041386A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS6041386A JPS6041386A JP14917983A JP14917983A JPS6041386A JP S6041386 A JPS6041386 A JP S6041386A JP 14917983 A JP14917983 A JP 14917983A JP 14917983 A JP14917983 A JP 14917983A JP S6041386 A JPS6041386 A JP S6041386A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- highway
- signal
- microprogram
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、時分割交換機の信号処理装置の構成に関する
。
。
従来、時分割交換機に入出力するPCMハイウェイ丑の
信号を処理するための信号処理装置は、取扱う信号の種
類ごとに、例えば、多周波信号送信機、多周波信号受信
機、PB(ブツシュボタン)信号受信機、会議通話信号
処理装置等、それぞれ専用の信号処理装置が必要とされ
る。各種類ごとの装置は、それぞれの種類の信号処理の
ピーク時に必要とされる最大設備数が用意される。従っ
て1分割損のため全体の設備数が大となる。また、信号
種類ごとに装置の大きさや、回線とのインタフェースが
異なるため、ある種類の信号処理装置を実相するための
スペースには、他の種類の信号処理装置を実相すること
ができない。さらに、新しい機能の追加や、新しい装置
と交換することは極めて困難であり、融通性に欠ける。
信号を処理するための信号処理装置は、取扱う信号の種
類ごとに、例えば、多周波信号送信機、多周波信号受信
機、PB(ブツシュボタン)信号受信機、会議通話信号
処理装置等、それぞれ専用の信号処理装置が必要とされ
る。各種類ごとの装置は、それぞれの種類の信号処理の
ピーク時に必要とされる最大設備数が用意される。従っ
て1分割損のため全体の設備数が大となる。また、信号
種類ごとに装置の大きさや、回線とのインタフェースが
異なるため、ある種類の信号処理装置を実相するための
スペースには、他の種類の信号処理装置を実相すること
ができない。さらに、新しい機能の追加や、新しい装置
と交換することは極めて困難であり、融通性に欠ける。
この欠点を補うために、装置の大きさや、回線とのイン
タフェースを同一構成とした信号処理用のマイクロプロ
セッサを用いてプログラムによって信号処理する構想が
提案されている。(昭和56年度 電子通信学会総合全
国大会 S−15−6“デジタル信号処理装置の進歩と
電子交換機への応用°゛参照。この方法によれば、新機
能の追加等が比較的容易であり、また、異なる種類の信
号処理機能置でも回線とのインクフェースや装置の大き
さが同じであるから、種類ごとに実装スペースを区分す
る必要はない。しかし、1つの処理装力で取扱う信号の
種類と回線数はやはり固定であり、同一種類ごとにピー
ク時の同時動作に必要な最大処理容量の装置数が必要で
あることは、従来と同様である。
タフェースを同一構成とした信号処理用のマイクロプロ
セッサを用いてプログラムによって信号処理する構想が
提案されている。(昭和56年度 電子通信学会総合全
国大会 S−15−6“デジタル信号処理装置の進歩と
電子交換機への応用°゛参照。この方法によれば、新機
能の追加等が比較的容易であり、また、異なる種類の信
号処理機能置でも回線とのインクフェースや装置の大き
さが同じであるから、種類ごとに実装スペースを区分す
る必要はない。しかし、1つの処理装力で取扱う信号の
種類と回線数はやはり固定であり、同一種類ごとにピー
ク時の同時動作に必要な最大処理容量の装置数が必要で
あることは、従来と同様である。
本発明の目的は、」二連の従来の欠点を解決し、低号処
理プロセッサの取扱う信号種類を可変とすることによっ
て、分割損を減少させ、全体としての同時動作数を扱う
に足る装置容量の信号処理プロセッサで複数種類の信号
処理を行うことができる信号処理装置を提供することに
ある。
理プロセッサの取扱う信号種類を可変とすることによっ
て、分割損を減少させ、全体としての同時動作数を扱う
に足る装置容量の信号処理プロセッサで複数種類の信号
処理を行うことができる信号処理装置を提供することに
ある。
本発明の信号処理装置は、複数のランタムアクセスメモ
リで構成されたマイクロプログラムメモリを内臓し、該
マイクロプログラムメモリ゛に格納されたマイクロプロ
グラムによって人出力信号の処理を行なう複数の信号処
理プロセッサと、該複数の信号処理プロセッサにそれぞ
れ後記制御回路から指示されたタイムスロットの入出力
タイミング45号な供給するハイウェイ制御回路と、前
記信号処理プロセッサにマイクロプログラムをロードし
前記信号処理プロセッサに人出力させるタイムスロット
の番号を前記ハイウェイ制御回路に供給する制御回路と
を備えて、該制御回路の制御によって前記信号処理プロ
セッサにマイクロプログラムをロートすることによって
前記信号処理プロセッサの信号処理機能の変更を可能と
し、かつ各信号処理プロセッサの入出力タイムスロット
を制御することを特徴とする。
リで構成されたマイクロプログラムメモリを内臓し、該
マイクロプログラムメモリ゛に格納されたマイクロプロ
グラムによって人出力信号の処理を行なう複数の信号処
理プロセッサと、該複数の信号処理プロセッサにそれぞ
れ後記制御回路から指示されたタイムスロットの入出力
タイミング45号な供給するハイウェイ制御回路と、前
記信号処理プロセッサにマイクロプログラムをロードし
前記信号処理プロセッサに人出力させるタイムスロット
の番号を前記ハイウェイ制御回路に供給する制御回路と
を備えて、該制御回路の制御によって前記信号処理プロ
セッサにマイクロプログラムをロートすることによって
前記信号処理プロセッサの信号処理機能の変更を可能と
し、かつ各信号処理プロセッサの入出力タイムスロット
を制御することを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。
。
第1図は、本発明の一実施例を示すブロック図である。
すなわち、信号処理プロセッサ6a・。
6b、6cは、いずれも同一構成であり、入力ハイウェ
イ1および出力ハイウェイ2とのインタフェースも同じ
である。各信号処理プロセッサ6a等は、それぞれラン
ダムアクセスメモリで構成されたマイクロプログラムメ
モリを内臓し、制御回路8から制御バス3を介して与え
られるマイクロプログラムをロードし、該マイクロプロ
グラムによって任意の種類の信号処理を行うことができ
る。
イ1および出力ハイウェイ2とのインタフェースも同じ
である。各信号処理プロセッサ6a等は、それぞれラン
ダムアクセスメモリで構成されたマイクロプログラムメ
モリを内臓し、制御回路8から制御バス3を介して与え
られるマイクロプログラムをロードし、該マイクロプロ
グラムによって任意の種類の信号処理を行うことができ
る。
第2図は、」二記信号処理プロセッサの詳細を示すブロ
ック図である。すなわち、信号処理プロセッサ6は、P
CMハイウェイ入力回路9と、PCMハイウェイ出力回
路10と、演算回路11と、マイクロプログラムメモリ
12と、制御バスインタフェース回路13等から構成さ
れる。マイクロプログラムメモリ12は、書込み読出し
の可能なランダムアクセスメモリで構成されており、制
御バス3および制御バスインタフェース回路13を介し
て入力される任意のマイクロプログラムをロードするこ
とができる。PCMハイウェイ入力回路98よびPCM
ハイウェイ出力回路10は、夫々人力PCMハイウェイ
1およびひ出力P’CMハイウェイ2に接続され、入力
P CMハイウェイ制御信号線4および出力PCMハイ
ウェイ制御信号線5を介して入力されるタイミング信号
によって人、カハイウエイ1の所定のタイムスロット上
の信号を入力し、また出力ハイウェイ2の指定されたタ
イムスロットに信号を出力する。人力信号は、マイクロ
プログラムメモリ12に格納されたマイクロプログラム
に従って演算回路11で所定の演算処理がなされ、処理
結果は必要に応じて制御バス3を介して制御回路8に通
知される。
ック図である。すなわち、信号処理プロセッサ6は、P
CMハイウェイ入力回路9と、PCMハイウェイ出力回
路10と、演算回路11と、マイクロプログラムメモリ
12と、制御バスインタフェース回路13等から構成さ
れる。マイクロプログラムメモリ12は、書込み読出し
の可能なランダムアクセスメモリで構成されており、制
御バス3および制御バスインタフェース回路13を介し
て入力される任意のマイクロプログラムをロードするこ
とができる。PCMハイウェイ入力回路98よびPCM
ハイウェイ出力回路10は、夫々人力PCMハイウェイ
1およびひ出力P’CMハイウェイ2に接続され、入力
P CMハイウェイ制御信号線4および出力PCMハイ
ウェイ制御信号線5を介して入力されるタイミング信号
によって人、カハイウエイ1の所定のタイムスロット上
の信号を入力し、また出力ハイウェイ2の指定されたタ
イムスロットに信号を出力する。人力信号は、マイクロ
プログラムメモリ12に格納されたマイクロプログラム
に従って演算回路11で所定の演算処理がなされ、処理
結果は必要に応じて制御バス3を介して制御回路8に通
知される。
第1図に戻り、制御回路8は、各信号処理プロセッサに
それぞれ任意のマイクロプログラムをロートすることに
より、これら装置の取扱う信号種類を指定し、または変
更することができる。
それぞれ任意のマイクロプログラムをロートすることに
より、これら装置の取扱う信号種類を指定し、または変
更することができる。
今、信号処理プロセッサ6a、6b、6cがそれぞれロ
ードしたマイクロプログラムによりFB信号処理機能、
MF信号処理機能、会議電話通話信5号処理機能を持っ
たものとする。そして、ハイウェイ制御回路7から供給
されるタイミング信号によって、入力ハイウェイ1の所
定のタイムスロッ]・上の信号を入力し、また出力ハイ
ウェイ2の指′)jlされたタイムスロットに信号を出
力する。入力信号は、マイクロプログラムメモリ12に
格納されたマイクロプログラムに従って演算回路11で
所定の演算処理し、処理結果は制御バス3を介して制御
回路8に通知される。
ードしたマイクロプログラムによりFB信号処理機能、
MF信号処理機能、会議電話通話信5号処理機能を持っ
たものとする。そして、ハイウェイ制御回路7から供給
されるタイミング信号によって、入力ハイウェイ1の所
定のタイムスロッ]・上の信号を入力し、また出力ハイ
ウェイ2の指′)jlされたタイムスロットに信号を出
力する。入力信号は、マイクロプログラムメモリ12に
格納されたマイクロプログラムに従って演算回路11で
所定の演算処理し、処理結果は制御バス3を介して制御
回路8に通知される。
ハイウェイ制御回路7は、各信号処理プロセッサ6a、
6b、6cに入出力するタイムスロットの入出力用のタ
イミング信号を供給する回路であり、各信号処理プロセ
ッサ6a等の人出力タイムスロット番号は、制御回路8
から与えられる。タイミング信号は、入力PCMハイウ
ニイルJ御信号線4a〜4cおよび出力PCMハイウェ
イ制御信号線5a〜5Cを介して信号処理プロセッサ6
a〜6Cに供給される。
6b、6cに入出力するタイムスロットの入出力用のタ
イミング信号を供給する回路であり、各信号処理プロセ
ッサ6a等の人出力タイムスロット番号は、制御回路8
から与えられる。タイミング信号は、入力PCMハイウ
ニイルJ御信号線4a〜4cおよび出力PCMハイウェ
イ制御信号線5a〜5Cを介して信号処理プロセッサ6
a〜6Cに供給される。
第3図は、入力PCMハイウェイ制御信号線4a〜4C
および出力PCMハイウェイ制御信号g5 a〜5c上
のタイミング信号の一例を示すタイムチャートである。
および出力PCMハイウェイ制御信号g5 a〜5c上
のタイミング信号の一例を示すタイムチャートである。
入力ハイウェイ1のタイムスロット#0および#1のF
B受信信号PBR。
B受信信号PBR。
PBR′は、信号処理プロセッサ6aに入力され、タイ
ムスロット#2のMF受信信号MFRは、信号処理プロ
セッサ6bに入力され、タイムスロット#3〜6の会議
電話信号CF(、−A 。
ムスロット#2のMF受信信号MFRは、信号処理プロ
セッサ6bに入力され、タイムスロット#3〜6の会議
電話信号CF(、−A 。
CFC−B 、CFC−C、CFC−Dは、信号処理プ
ロセッサ6cに入力される。また、信号処理プロセッサ
6bの出力するMF送信信号MFSは、出力ハイウェイ
2のタイムスロット#lOに送出され、信号処理プロセ
ッサ6cの出力する会議電話の通話信号CFC−A ’
、CFC−B ′。
ロセッサ6cに入力される。また、信号処理プロセッサ
6bの出力するMF送信信号MFSは、出力ハイウェイ
2のタイムスロット#lOに送出され、信号処理プロセ
ッサ6cの出力する会議電話の通話信号CFC−A ’
、CFC−B ′。
CFC−C′、CFC−D ’は、出力ハイウェイ2の
タイムスロット#3〜#6に送出される。
タイムスロット#3〜#6に送出される。
信号処理プロセッサ6aは、入力ハイウェイ1のタイム
スロット#0および#1からFB受信信号PBR、PB
R′を受信し、受信信号の解読等の処理を行ない、交換
処理に必要な宛先情報等をバス3を介して制御回路8お
よび図示されない交換機に通知する。同様に、タイムス
ロット#2の多周波信号の受信信号MFRは、信号処理
プロセッサ6bに人力され解読等の処理が行なわれる。
スロット#0および#1からFB受信信号PBR、PB
R′を受信し、受信信号の解読等の処理を行ない、交換
処理に必要な宛先情報等をバス3を介して制御回路8お
よび図示されない交換機に通知する。同様に、タイムス
ロット#2の多周波信号の受信信号MFRは、信号処理
プロセッサ6bに人力され解読等の処理が行なわれる。
出力ハイウェイ2のタイムスロット#10に送出される
多周波信号の送信信号は、信号処理プロセッサ6bから
送出される。
多周波信号の送信信号は、信号処理プロセッサ6bから
送出される。
信ぢ一処理プロセッサ6Cは、人力ハイウェイ1のタイ
ムスロット#3〜#6の会議電話の送信信号を人力し、
選択処理等の処理を行ない出力ハイウェイ2のタイムス
ロット井3〜#6に送出する。人力ハイウエイ1.出力
ハイウェイ2は、例えば戸になった4線回線の伝送路で
あり、タイムスロット#3〜#6は、それぞれ加入者A
、B。
ムスロット#3〜#6の会議電話の送信信号を人力し、
選択処理等の処理を行ない出力ハイウェイ2のタイムス
ロット井3〜#6に送出する。人力ハイウエイ1.出力
ハイウェイ2は、例えば戸になった4線回線の伝送路で
あり、タイムスロット#3〜#6は、それぞれ加入者A
、B。
C,Dの送話および受話チャネルである。今1例えば加
入者Aか発言したときは、人力ハイウェイ1のタイムス
ロット#3の信号CFC−Aが−i通話レベルが高い。
入者Aか発言したときは、人力ハイウェイ1のタイムス
ロット#3の信号CFC−Aが−i通話レベルが高い。
信号処理プロセッサ6Cは1、タイムスロット#3〜#
6のレベル比較等により発言者を判定し、前記出力ハイ
ウェイ2のタイムスロット#4〜#6に送出する信号C
FC−B′、CFC−C’ 、CFC−D’をすべてC
FC−Aとする。タイムスロット#3には、信号を送出
する必要はない。すなわち、加入者Aの発言は、人力ハ
イウェイ1のタイムスロット#3から信号処理プロセッ
サ6cに入力し、出力ハイウェイ2の夕・イムスロット
#4〜#6に送出されて、加入者B、C,Dに伝達され
る。次に、加入者Bが発言したときは、同様に信号処理
プロセッサ6Cで処理され、出力ハイウェイ2のタイム
スロット#3および#5 、 #5に送出されて加入者
A、C,Dに伝達される。信号処理プロセッサ6a〜6
Cは、前述したように固定機能ではなく、必要に応じて
、マイクロプログラムをロードすることにより異なる種
類の信号処理を行なうことが可能である。従って、例え
ば会議電話が行なわれていないときは、信号処理プロセ
ッサ6cに多周波信号の送受信機能を持たせることがで
きる。
6のレベル比較等により発言者を判定し、前記出力ハイ
ウェイ2のタイムスロット#4〜#6に送出する信号C
FC−B′、CFC−C’ 、CFC−D’をすべてC
FC−Aとする。タイムスロット#3には、信号を送出
する必要はない。すなわち、加入者Aの発言は、人力ハ
イウェイ1のタイムスロット#3から信号処理プロセッ
サ6cに入力し、出力ハイウェイ2の夕・イムスロット
#4〜#6に送出されて、加入者B、C,Dに伝達され
る。次に、加入者Bが発言したときは、同様に信号処理
プロセッサ6Cで処理され、出力ハイウェイ2のタイム
スロット#3および#5 、 #5に送出されて加入者
A、C,Dに伝達される。信号処理プロセッサ6a〜6
Cは、前述したように固定機能ではなく、必要に応じて
、マイクロプログラムをロードすることにより異なる種
類の信号処理を行なうことが可能である。従って、例え
ば会議電話が行なわれていないときは、信号処理プロセ
ッサ6cに多周波信号の送受信機能を持たせることがで
きる。
制御回路8が交換機からの指示によって、信号、の種類
に応じたマイクロプログラムをブイクロプログラムメモ
リ12にロードし、前記信号処理プロセッサに入出力さ
せるタイムスロットの番号全前記ハイウェイ制御回路に
与えて対応するタイミング信号を信号処理プロセッサ6
a〜6C4こ送出させることにより、必要な信号処理を
行なわせることができる。
に応じたマイクロプログラムをブイクロプログラムメモ
リ12にロードし、前記信号処理プロセッサに入出力さ
せるタイムスロットの番号全前記ハイウェイ制御回路に
与えて対応するタイミング信号を信号処理プロセッサ6
a〜6C4こ送出させることにより、必要な信号処理を
行なわせることができる。
なお、人力ハイウェイlおよび中力/\イウエイ2は、
前述のように4線回線の対を構成するものでなく、全く
別の回線であっても同様な構成(とよって同様な効果を
得ることができる。
前述のように4線回線の対を構成するものでなく、全く
別の回線であっても同様な構成(とよって同様な効果を
得ることができる。
以上のように、本発明においては、書込みおよび+i)
を出しが可能なマイクロプログラムメモ1ノを内臓した
信号処理プロセッサを複数個備えて、8亥複数個の信号
処理プロセッサは、それぞれTj制制御/スス介して与
えられる任意のヤイクロプログラムをロードし、信号処
理プロセッサに入出力させるタイムスロットの番号を制
御回路からノ\イウエイル制御回路に供給するように構
成したから、各48号処理プロセッサは、処理できる信
号の種類を必要に応じて変えることが可能であり、イモ
意のタイムススロットに信号を出力することかできる。
を出しが可能なマイクロプログラムメモ1ノを内臓した
信号処理プロセッサを複数個備えて、8亥複数個の信号
処理プロセッサは、それぞれTj制制御/スス介して与
えられる任意のヤイクロプログラムをロードし、信号処
理プロセッサに入出力させるタイムスロットの番号を制
御回路からノ\イウエイル制御回路に供給するように構
成したから、各48号処理プロセッサは、処理できる信
号の種類を必要に応じて変えることが可能であり、イモ
意のタイムススロットに信号を出力することかできる。
従って、イ=号処理プロセッサの全体の容量が、全部の
回線を総合したピーク時における信号処理を行なうに足
りる容量であれはよい。すなわち、従来のように、信号
種類別にそれぞれの専用装置で処理するために生じる分
割損を無くし、信号処理プロセッサの合計容量を小さく
することが可能となる。また、新しい機能の追加は、プ
ログラムの変更によって容易に行なうことができる。さ
らに、各種信号処理が回−構成の信号処理プロセッサで
行なわれるから、回線とのインクフェースが同一となり
、増設や新機能の追加が容易である。
回線を総合したピーク時における信号処理を行なうに足
りる容量であれはよい。すなわち、従来のように、信号
種類別にそれぞれの専用装置で処理するために生じる分
割損を無くし、信号処理プロセッサの合計容量を小さく
することが可能となる。また、新しい機能の追加は、プ
ログラムの変更によって容易に行なうことができる。さ
らに、各種信号処理が回−構成の信号処理プロセッサで
行なわれるから、回線とのインクフェースが同一となり
、増設や新機能の追加が容易である。
第11Mは本発明の一実施例を示すブロック図、第2図
は上記実施例の信号処理プロセッサの詳細を示すブロッ
ク図、第3図は上記実施例における各部信号の一例を示
すタイムチャートである。 図において、1:入力ハイウェイ、2:出力ハイウニ仁
3−:制御/ヘス、4,4a、4b、4c二人力PC
M/\イウエイ制御信号線、5.!5a。 5b、5c:出力PCM/\イウエイ制御信号線、6.
6a、6b、6c:信号処理プロセッサ、7:ハイウェ
イ制御回路、8:制御回路、9:PCMハイウェイ入力
回路、10’:PCM/\イウエイ出力回路、11:演
算回路、12;マイクロプログラムメモリ、13 :
制御ノヘスインタフェース回路。 出願人 口木電気株式会社 代理人 ブを埋土 住[l俊宗 第2因 6 「3 第3因
は上記実施例の信号処理プロセッサの詳細を示すブロッ
ク図、第3図は上記実施例における各部信号の一例を示
すタイムチャートである。 図において、1:入力ハイウェイ、2:出力ハイウニ仁
3−:制御/ヘス、4,4a、4b、4c二人力PC
M/\イウエイ制御信号線、5.!5a。 5b、5c:出力PCM/\イウエイ制御信号線、6.
6a、6b、6c:信号処理プロセッサ、7:ハイウェ
イ制御回路、8:制御回路、9:PCMハイウェイ入力
回路、10’:PCM/\イウエイ出力回路、11:演
算回路、12;マイクロプログラムメモリ、13 :
制御ノヘスインタフェース回路。 出願人 口木電気株式会社 代理人 ブを埋土 住[l俊宗 第2因 6 「3 第3因
Claims (1)
- ラングムアクセスメモリで構成されたマイクロプログラ
ムメモリを内臓し、該マイクロプログラムメモリに格納
されたマイクロプログラムによって入出力信号の処理を
行なう複数の信号処理プロセッサと、該複数の信号処理
プロセッサにそれぞれ後記rljl III I=jJ
路から指示されたタイムスロットの人出力タイミング信
号を供給するハイウェイ制御回路と、前記信号処理プロ
セッサにマイクロプログラムをロードし前記信号処理プ
ロセッサに入出力させるタイムスロットの番号を前記ハ
イウェイ制御回路に供給する制御回路とを備えて、該ル
j御回路の制御によって前記信号処理プロセッサにマイ
クロプログラムをロードすることによって前記信号処理
プロセッサの信号処理機能の変更を可能とし、かつ各信
号処理プロセッサの入出力タイムスロットを制御するこ
とを特徴とする信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14917983A JPS6041386A (ja) | 1983-08-17 | 1983-08-17 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14917983A JPS6041386A (ja) | 1983-08-17 | 1983-08-17 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6041386A true JPS6041386A (ja) | 1985-03-05 |
Family
ID=15469520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14917983A Pending JPS6041386A (ja) | 1983-08-17 | 1983-08-17 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6041386A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4788680A (en) * | 1986-02-28 | 1988-11-29 | Hitachi, Ltd. | Method of selecting time slot in time division switching network and apparatus therefor |
JPS63303591A (ja) * | 1987-06-04 | 1988-12-12 | Tamura Electric Works Ltd | デジタル交換電話装置 |
-
1983
- 1983-08-17 JP JP14917983A patent/JPS6041386A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4788680A (en) * | 1986-02-28 | 1988-11-29 | Hitachi, Ltd. | Method of selecting time slot in time division switching network and apparatus therefor |
JPS63303591A (ja) * | 1987-06-04 | 1988-12-12 | Tamura Electric Works Ltd | デジタル交換電話装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1282481C (en) | Communication system dynamic conferencer circuit | |
JPS6038999A (ja) | 交換機制御方式 | |
CA1242264A (en) | Switching system having capability for telecommunication conferences | |
CA1075384A (en) | Conferencing arrangement for use in a pcm system | |
JPS6041386A (ja) | 信号処理装置 | |
CA2177781A1 (en) | Digital pb exchanger with multi-processor control system using asynchronous transfer mode | |
JPS6085657A (ja) | 多周波信号供給装置 | |
JPH0632523B2 (ja) | 信号処理装置 | |
JPS6041387A (ja) | 信号処理装置 | |
JPS6030143B2 (ja) | 分散制御交換機における通話路方式 | |
JP2643268B2 (ja) | 会議通話回路 | |
JP2598272B2 (ja) | 会議電話装置 | |
JP2938091B2 (ja) | 時分割交換方式 | |
JPH01314453A (ja) | ダイアラー半導体集積回路 | |
KR100197086B1 (ko) | 회의 통화시 호 보류 서비스 방법 | |
JPS61121685A (ja) | 信号受信方式 | |
JP3032055B2 (ja) | コードレス電話装置とそのチャンネル・スキャン方法 | |
KR100247026B1 (ko) | 음성우편장치 | |
SU1297098A1 (ru) | Цифровой синтезатор речи | |
JPH0710086B2 (ja) | 会議通話中におけるpb信号受信方法 | |
JPS6148289A (ja) | 音声レベル制御装置 | |
JPS585635B2 (ja) | 時分割交換機における同報通信方式 | |
JPS59152769A (ja) | 会議通話装置 | |
JPH0120584B2 (ja) | ||
JPH01162025A (ja) | 時分割スイッチ装置 |