JP2938091B2 - 時分割交換方式 - Google Patents
時分割交換方式Info
- Publication number
- JP2938091B2 JP2938091B2 JP16028889A JP16028889A JP2938091B2 JP 2938091 B2 JP2938091 B2 JP 2938091B2 JP 16028889 A JP16028889 A JP 16028889A JP 16028889 A JP16028889 A JP 16028889A JP 2938091 B2 JP2938091 B2 JP 2938091B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- highway
- pcm
- pcm highway
- outgoing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は一般に時分割交換方式に関し、特にディジタ
ルボタン電話装置に用いられる時分割交換方式に関す
る。
ルボタン電話装置に用いられる時分割交換方式に関す
る。
(従来の技術) 第3図は、ディジタルボタン電話装置に適用されてい
る従来の時分割交換方式の構造を示したブロック図であ
る。
る従来の時分割交換方式の構造を示したブロック図であ
る。
第3図にて図示した時分割交換方式においては、ボー
ド2とタイムスイッチ1との間を接続している複数本の
入PCMハイウェイ3と複数本の出PCMハイウェイ4とは同
一本数に設定されており、図示の時分割交換方式の場合
には入PCMハイウェイ3、出PCMハイウェイ4ともに4本
ずつとなっている。入PCMハイウェイ3、出PCMハイウェ
イ4は、ともに1本当り32チャンネル分のタイムスロッ
トを有している。
ド2とタイムスイッチ1との間を接続している複数本の
入PCMハイウェイ3と複数本の出PCMハイウェイ4とは同
一本数に設定されており、図示の時分割交換方式の場合
には入PCMハイウェイ3、出PCMハイウェイ4ともに4本
ずつとなっている。入PCMハイウェイ3、出PCMハイウェ
イ4は、ともに1本当り32チャンネル分のタイムスロッ
トを有している。
ボード2は、例えばディジタルボタン電話機のような
端末装置と入PCMハイウェイ3と、出PCMハイウェイ4と
の間のインターフェイスとなっている基板状の部材であ
り、各端末装置からの出力を通すゲートと、このゲート
を開/閉するゲート制御回路とを有するのみならず、デ
ィジタルボタン電話機を始めとする各種端末装置の接
続、取り外しが自在な接続ピンを複数本備えている。ボ
ード2は、1枚につき通常最大で16チャンネル分のタイ
ムスロットを必要とするものが用いられる。上記ボード
2において、例えば1枚につき8台分のディジタルボタ
ン電話機が接続されているものにあっても、8チャンネ
ル分のタイムスロットが必要となる。又、前述したよう
に、入PCMハイウェイ3、出PCMハイウェイ4は、夫々1
本当り32チャンネル分のタイムスロットを有しているの
で、16チャンネル分のタイムスロットを必要とするボー
ド2を用いたときには、1本の入PCMハイウェイ3或い
は出RCMハイウェイ4にて2枚分のボード2が接続で
き、2枚のボード2にそれぞれ接続されている複数台の
ディジタルボタン電話機からの音声信号を伝送すること
が可能である。
端末装置と入PCMハイウェイ3と、出PCMハイウェイ4と
の間のインターフェイスとなっている基板状の部材であ
り、各端末装置からの出力を通すゲートと、このゲート
を開/閉するゲート制御回路とを有するのみならず、デ
ィジタルボタン電話機を始めとする各種端末装置の接
続、取り外しが自在な接続ピンを複数本備えている。ボ
ード2は、1枚につき通常最大で16チャンネル分のタイ
ムスロットを必要とするものが用いられる。上記ボード
2において、例えば1枚につき8台分のディジタルボタ
ン電話機が接続されているものにあっても、8チャンネ
ル分のタイムスロットが必要となる。又、前述したよう
に、入PCMハイウェイ3、出PCMハイウェイ4は、夫々1
本当り32チャンネル分のタイムスロットを有しているの
で、16チャンネル分のタイムスロットを必要とするボー
ド2を用いたときには、1本の入PCMハイウェイ3或い
は出RCMハイウェイ4にて2枚分のボード2が接続で
き、2枚のボード2にそれぞれ接続されている複数台の
ディジタルボタン電話機からの音声信号を伝送すること
が可能である。
タイムスイッチ1は、前述した4本の入PCMハイウェ
イ3と4本の出PCMハイウェイ4との間において、互い
に対応する入PCMハイウェイ3と出PCMハイウェイ4とを
時分割にて交換接続するために設けられている。タイム
スイッチ1は、通話メモリ、カウンタ回路等から成って
いて、前述した複数本(4本)の入PCMハイウェイ3を
通して各々のディジタルボタン電話機から出力される信
号を多重化、分離、或いは位相変換することによって互
いに対応する入PCMハイウェイ3と出PCMハイウェイ4同
士の間を時分割交換接続するようになっている。
イ3と4本の出PCMハイウェイ4との間において、互い
に対応する入PCMハイウェイ3と出PCMハイウェイ4とを
時分割にて交換接続するために設けられている。タイム
スイッチ1は、通話メモリ、カウンタ回路等から成って
いて、前述した複数本(4本)の入PCMハイウェイ3を
通して各々のディジタルボタン電話機から出力される信
号を多重化、分離、或いは位相変換することによって互
いに対応する入PCMハイウェイ3と出PCMハイウェイ4同
士の間を時分割交換接続するようになっている。
第4図は、前記第3図にて図示した構成において、入
PCMハイウェイ3、出PCMハイウェイ4、1本当りのタイ
ムスロットの各ボード2への割当方法を示した説明図で
ある。図から明らかなように、1枚当り最大で16チャン
ネル分のタイムスロットを必要とし、8台分のディジタ
ルボタン電話機が接続されているボード2を、前記第3
図にて図示した構成の時分割交換方式に適用した場合に
は、1本の入PCMハイウェイ3と1本の出PCMハイウェイ
4とに、2枚分のボード2が割り当てられることにな
る。即ち1本分の入PCMハイウェイ3と出PCMハイウェイ
4とが有している32チャンネル分のタイムスロットのう
ち、0〜15チャンネルまでのタイムスロットを、符号7
にて示す1枚目のボード2に、13〜31チャンネルまでの
タイムスロットを、符号8にて示す2枚目のボード2
に、夫々割り当てている。
PCMハイウェイ3、出PCMハイウェイ4、1本当りのタイ
ムスロットの各ボード2への割当方法を示した説明図で
ある。図から明らかなように、1枚当り最大で16チャン
ネル分のタイムスロットを必要とし、8台分のディジタ
ルボタン電話機が接続されているボード2を、前記第3
図にて図示した構成の時分割交換方式に適用した場合に
は、1本の入PCMハイウェイ3と1本の出PCMハイウェイ
4とに、2枚分のボード2が割り当てられることにな
る。即ち1本分の入PCMハイウェイ3と出PCMハイウェイ
4とが有している32チャンネル分のタイムスロットのう
ち、0〜15チャンネルまでのタイムスロットを、符号7
にて示す1枚目のボード2に、13〜31チャンネルまでの
タイムスロットを、符号8にて示す2枚目のボード2
に、夫々割り当てている。
(発明が解決しようとする課題) ところで、前記第3図にて図示したタイムスイッチ1
は、時分割交換を行なうことが出来る入PCMハイウェイ
3と出PCMハイウェイ4との最大接続本数の規格が幾種
類かに限定されている。即ち、例えば、4本分の入PCM
ハイウェイ3と4本分の出PCMハイウェイ4との間を、
時分割にて交換接続が可能な容量を持ったもの、8本分
の入PCMハイウェイ3と8本分の出PCMハイウェイ4との
間を、時分割にて交換接続が可能な容量を持ったもの、
12本分の入PCMハイウェイ3と12本分の出PCMハイウェイ
4との間を、時分割にて交換接続が可能な容量を持った
もの等、その種類はあまり多くない。
は、時分割交換を行なうことが出来る入PCMハイウェイ
3と出PCMハイウェイ4との最大接続本数の規格が幾種
類かに限定されている。即ち、例えば、4本分の入PCM
ハイウェイ3と4本分の出PCMハイウェイ4との間を、
時分割にて交換接続が可能な容量を持ったもの、8本分
の入PCMハイウェイ3と8本分の出PCMハイウェイ4との
間を、時分割にて交換接続が可能な容量を持ったもの、
12本分の入PCMハイウェイ3と12本分の出PCMハイウェイ
4との間を、時分割にて交換接続が可能な容量を持った
もの等、その種類はあまり多くない。
然るに、第3図にて図示したように、入PCMハイウェ
イ3と出PCMハイウェイ4とが夫々4本配設されている
時分割交換方式においては、タイムスイッチ1に、入PC
Mハイウェイ3と出PCMハイウェイ4とで夫々4本分の時
分割交換接続が可能な容量を持った規格のものを選定す
れば、タイムスイッチ1の容量としては全く過不足がな
い。
イ3と出PCMハイウェイ4とが夫々4本配設されている
時分割交換方式においては、タイムスイッチ1に、入PC
Mハイウェイ3と出PCMハイウェイ4とで夫々4本分の時
分割交換接続が可能な容量を持った規格のものを選定す
れば、タイムスイッチ1の容量としては全く過不足がな
い。
しかしながら、上記のように、最大でPCMハイウェイ
4本分の時分割交換接続しか行なえない規格のものを、
前記タイムスイッチ1として採用すると、1枚について
16チャンネル分のタイムスロットを有するボード2を用
いた場合には、入PCMハイウェイ3と出PCMハイウェイ4
とで夫々最大8枚分のボードしか時分割交換接続できな
いこととなるので、前述のごとき時分割交換方式を備え
たディジタルボタン電話装置システムの拡張や、該装置
の機能のより一層の充実を図るために、ボード2の数や
入PCMハイウェイ3及び出PCMハイウェイ4の本数を増設
することができない。
4本分の時分割交換接続しか行なえない規格のものを、
前記タイムスイッチ1として採用すると、1枚について
16チャンネル分のタイムスロットを有するボード2を用
いた場合には、入PCMハイウェイ3と出PCMハイウェイ4
とで夫々最大8枚分のボードしか時分割交換接続できな
いこととなるので、前述のごとき時分割交換方式を備え
たディジタルボタン電話装置システムの拡張や、該装置
の機能のより一層の充実を図るために、ボード2の数や
入PCMハイウェイ3及び出PCMハイウェイ4の本数を増設
することができない。
そこで、このようなシステムの拡張や機能のより一層
の充実を図るには、例えば前記規格のものよりも容量が
1廻り大きい、入PCMハイウェイ3と出PCMハイウェイ4
とで夫々8本分の時分割交換接続が可能な容量を持った
規格のタイムスイッチ1を使用することとなるが、入PC
Mハイウェイ3と出PCMハイウェイ4とで夫々1本しか増
設しないような場合には、容量的に非常に無駄となるの
みならず、大幅なコストアップが避けられないという問
題点があった。
の充実を図るには、例えば前記規格のものよりも容量が
1廻り大きい、入PCMハイウェイ3と出PCMハイウェイ4
とで夫々8本分の時分割交換接続が可能な容量を持った
規格のタイムスイッチ1を使用することとなるが、入PC
Mハイウェイ3と出PCMハイウェイ4とで夫々1本しか増
設しないような場合には、容量的に非常に無駄となるの
みならず、大幅なコストアップが避けられないという問
題点があった。
従って本発明は、上記問題点を解消するためになされ
たもので、その目的は、ボード数及びPCMハイウェイの
本数を増設するに際して容量の小さなタイムスイッチを
容量の大きなタイムスイッチと交換せずに時分割交換接
続を可能ならしめることによって、必要以上に大容量の
タイムスイッチが不要で且つ大幅なコストアップのない
低コストの時分割交換方式を提供することにある。
たもので、その目的は、ボード数及びPCMハイウェイの
本数を増設するに際して容量の小さなタイムスイッチを
容量の大きなタイムスイッチと交換せずに時分割交換接
続を可能ならしめることによって、必要以上に大容量の
タイムスイッチが不要で且つ大幅なコストアップのない
低コストの時分割交換方式を提供することにある。
(課題を解決するための手段) 上記目的を達成するために、本発明は、同一規定本数
の入PCMハイウェイ及び出PCMハイウェイとの間にて、各
々の入PCMハイウェイと出PCMハイウェイとを、時分割形
スイッチにより交換接続する時分割交換方式において、
前記入PCMハイウェイ中の少なくとも2本以上が入力側
に接続され、これらの入PCMハイウェイの中からいずれ
か1本を選択して、この選択した入PCMハイウェイを通
して伝送される信号を時分割形スイッチに出力するゲー
ト手段を設けた構成とした。
の入PCMハイウェイ及び出PCMハイウェイとの間にて、各
々の入PCMハイウェイと出PCMハイウェイとを、時分割形
スイッチにより交換接続する時分割交換方式において、
前記入PCMハイウェイ中の少なくとも2本以上が入力側
に接続され、これらの入PCMハイウェイの中からいずれ
か1本を選択して、この選択した入PCMハイウェイを通
して伝送される信号を時分割形スイッチに出力するゲー
ト手段を設けた構成とした。
(作 用) 上記構成において、入力側に少なくとも2本以上の入
PCMハイウェイが接続されているゲート手段が、これら
の入PCMハイウェイの中からいずれか1本を選択して、
この選択した入PCMハイウェイを通して伝送される信号
を時分割スイッチに出力するようにしたので、予め設定
されている規定本数(例えばN本とする)の入PCMハイ
ウェイと出PCMハイウェイとの間の時分割交換接続が行
なわれる時分割形スイッチを、該スイッチよりも大容量
のものと交換せずに規定本数(N本)よりも少なくとも
1本以上多い(N本+1本以上)の本数の入PCMハイウ
ェイ、出PCMハイウェイと時分割交換接続を行なうこと
が可能となり、これによって必要以上に大容量のタイム
スイッチが不要で且つ大幅なコストアップを避けること
ができるようになった。
PCMハイウェイが接続されているゲート手段が、これら
の入PCMハイウェイの中からいずれか1本を選択して、
この選択した入PCMハイウェイを通して伝送される信号
を時分割スイッチに出力するようにしたので、予め設定
されている規定本数(例えばN本とする)の入PCMハイ
ウェイと出PCMハイウェイとの間の時分割交換接続が行
なわれる時分割形スイッチを、該スイッチよりも大容量
のものと交換せずに規定本数(N本)よりも少なくとも
1本以上多い(N本+1本以上)の本数の入PCMハイウ
ェイ、出PCMハイウェイと時分割交換接続を行なうこと
が可能となり、これによって必要以上に大容量のタイム
スイッチが不要で且つ大幅なコストアップを避けること
ができるようになった。
(実施例) 以下、図面により本発明の一実施例について説明す
る。
る。
第1図は本発明の一実施例に従う、特にディジタルボ
タン電話装置に好適な時分割交換方式の構成を示したブ
ロック図である。
タン電話装置に好適な時分割交換方式の構成を示したブ
ロック図である。
第1図にて図示した本発明の一実施例に従う時分割交
換方式の構成と前記第3図にて図示した従来技術に従う
時分割交換方式の構成とは、両図を比較対照して明らか
なように全体的に見れば略同一である。
換方式の構成と前記第3図にて図示した従来技術に従う
時分割交換方式の構成とは、両図を比較対照して明らか
なように全体的に見れば略同一である。
第1図にて図示した本発明の一実施例に従う時分割交
換方式においては、ボード2とタイムスイッチ1との間
を接続している複数本の入PCMハイウェイと複数本の出P
CMハイウェイとは同一本数に設定されており、図示の時
分割交換方式の場合には入PCMハイウェイ31〜34a,34b、
出PCMハイウェイ41〜44a,44bともに5本ずつとなってい
る。入PCMハイウェイ31〜34a,34b、出PCMハイウェイ41
〜44a,44bは、ともに1本当り32チャンネル分のタイム
スロットを有している。
換方式においては、ボード2とタイムスイッチ1との間
を接続している複数本の入PCMハイウェイと複数本の出P
CMハイウェイとは同一本数に設定されており、図示の時
分割交換方式の場合には入PCMハイウェイ31〜34a,34b、
出PCMハイウェイ41〜44a,44bともに5本ずつとなってい
る。入PCMハイウェイ31〜34a,34b、出PCMハイウェイ41
〜44a,44bは、ともに1本当り32チャンネル分のタイム
スロットを有している。
ボード2は、既に説明した内容から明らかなように、
例えばディジタルボタン電話機のような端末装置と入PC
Mハイウェイ31〜34a,34b、出PCMハイウェイ41〜44a,44b
との間のインターフェースとなっている基板状の部材で
あり、各端末装置からの出力の通すゲートと、このディ
ジタルボタン電話機を始めとする各種端末装置の接続、
取り外しが自在な接続ピンを複数本備えている。ボード
2は、1枚につき通常最大で16チャンネル分のタイムス
ロットを必要とするものが用いられる。上記ボード2に
おいて、例えば1枚につき8台分のディジタルボタン電
話機が接続されているものにあっては、8チャンネル分
のタイムスロットが必要となる。又、前述したように、
入PCMハイウェイ31〜34a,34bと出PCMハイウェイ41〜44
a,44bは、それぞれ1本当り32チャンネル分のタイムス
ロットを有しているので、16チャンネル分のタイムスロ
ットを必要とするボード2を用いたときには、1本の入
PCMハイウェイと1本の出PCMハイウェイにて2枚分のボ
ード2が接続でき、2枚のボード2に夫々接続されてい
る複数台のディジタルボタン電話機からの音声信号を伝
送することが可能である。
例えばディジタルボタン電話機のような端末装置と入PC
Mハイウェイ31〜34a,34b、出PCMハイウェイ41〜44a,44b
との間のインターフェースとなっている基板状の部材で
あり、各端末装置からの出力の通すゲートと、このディ
ジタルボタン電話機を始めとする各種端末装置の接続、
取り外しが自在な接続ピンを複数本備えている。ボード
2は、1枚につき通常最大で16チャンネル分のタイムス
ロットを必要とするものが用いられる。上記ボード2に
おいて、例えば1枚につき8台分のディジタルボタン電
話機が接続されているものにあっては、8チャンネル分
のタイムスロットが必要となる。又、前述したように、
入PCMハイウェイ31〜34a,34bと出PCMハイウェイ41〜44
a,44bは、それぞれ1本当り32チャンネル分のタイムス
ロットを有しているので、16チャンネル分のタイムスロ
ットを必要とするボード2を用いたときには、1本の入
PCMハイウェイと1本の出PCMハイウェイにて2枚分のボ
ード2が接続でき、2枚のボード2に夫々接続されてい
る複数台のディジタルボタン電話機からの音声信号を伝
送することが可能である。
本実施例に係る時分割交換方式においては、上述した
内容から明らかなように、入PCMハイウェイと出PCMハイ
ウェイとは、ともに5本ずつ配設されているので、前記
ボード2は後述するような態様で夫々10枚ずつ実装可能
である。
内容から明らかなように、入PCMハイウェイと出PCMハイ
ウェイとは、ともに5本ずつ配設されているので、前記
ボード2は後述するような態様で夫々10枚ずつ実装可能
である。
タイムスイッチ1は、前記第3図にて図示したタイム
スイッチ1と同じく4本分の入PCMハイウェイと4本分
の出PCMハイウェイとの間において、互いに対応する入P
CMハイウェイと出PCMハイウェイとを時分割にて交換接
続するために設けられている。タイムスイッチ1は、通
話メモリ、制御メモリ、カウンタ回路等から成ってい
て、前述した4本分の入PCMハイウェイを通して各々の
ディジタルボタン電話機から出力される複数の信号を多
重化、分離、或いは位相変換することによって互いに対
応する入PCMハイウェイと出PCMハイウェイ同士との間を
時分割交換接続するようになっている。
スイッチ1と同じく4本分の入PCMハイウェイと4本分
の出PCMハイウェイとの間において、互いに対応する入P
CMハイウェイと出PCMハイウェイとを時分割にて交換接
続するために設けられている。タイムスイッチ1は、通
話メモリ、制御メモリ、カウンタ回路等から成ってい
て、前述した4本分の入PCMハイウェイを通して各々の
ディジタルボタン電話機から出力される複数の信号を多
重化、分離、或いは位相変換することによって互いに対
応する入PCMハイウェイと出PCMハイウェイ同士との間を
時分割交換接続するようになっている。
本発明の一実施例に従えば、入力側に2本の入PCMハ
イウェイ34a,34bが接続され、出力側は1本の入PCMハイ
ウェイ34を通してタイムスイッチ1の入力側と接続され
ているAND回路5が設けられている。AND回路5は、前記
ボード2が、例えば、前記入PCMハイウェイ34aに信号が
伝送されることを認識して、該信号をタイムスイッチ1
に対して出力すべく前記入PCMハイウェイ34b側を論理レ
ベル“H"に設定したときには、両入PCMハイウェイから
入力される信号の論理積をとることによって、前記タイ
ムスイッチ1に対して前記入PCMハイウェイ34aから伝送
される信号を出力する。
イウェイ34a,34bが接続され、出力側は1本の入PCMハイ
ウェイ34を通してタイムスイッチ1の入力側と接続され
ているAND回路5が設けられている。AND回路5は、前記
ボード2が、例えば、前記入PCMハイウェイ34aに信号が
伝送されることを認識して、該信号をタイムスイッチ1
に対して出力すべく前記入PCMハイウェイ34b側を論理レ
ベル“H"に設定したときには、両入PCMハイウェイから
入力される信号の論理積をとることによって、前記タイ
ムスイッチ1に対して前記入PCMハイウェイ34aから伝送
される信号を出力する。
即ち、前記入PCMハイウェイ34b側を論理レベル“H"に
設定すれば、入PCMハイウェイ34a側の信号が論理レベル
“H"であるときには、AND回路5にて両信号の論理積が
とられることによって、AND回路5からは前記入PCMハイ
ウェイ34a側の信号と同様な論理レベル“H"の信号が出
力される。これとは逆に、入PCMハイウェイ34a側の信号
が論理レベル“L"であるときには、AND回路5にて両信
号の論理積がとられることによって、AND回路5から
は、前記入PCMハイウェイ34a側の信号と同様な論理レベ
ル“L"の信号が出力されることとなる。
設定すれば、入PCMハイウェイ34a側の信号が論理レベル
“H"であるときには、AND回路5にて両信号の論理積が
とられることによって、AND回路5からは前記入PCMハイ
ウェイ34a側の信号と同様な論理レベル“H"の信号が出
力される。これとは逆に、入PCMハイウェイ34a側の信号
が論理レベル“L"であるときには、AND回路5にて両信
号の論理積がとられることによって、AND回路5から
は、前記入PCMハイウェイ34a側の信号と同様な論理レベ
ル“L"の信号が出力されることとなる。
一方、AND回路5は、前記ボード2が、例えば前記入P
CMハイウェイ34bに信号が伝送されることを認識して、
該信号をタイムスイッチ1に対して出力すべく前記入PC
Mハイウェイ34a側を論理レベル“H"に設定したときに
は、両入PCMハイウェイから入力される信号の論理積を
とることによって、前記タイムスイッチ1に対して前記
入PCMハイウェイ34bから伝送される信号を出力する。
CMハイウェイ34bに信号が伝送されることを認識して、
該信号をタイムスイッチ1に対して出力すべく前記入PC
Mハイウェイ34a側を論理レベル“H"に設定したときに
は、両入PCMハイウェイから入力される信号の論理積を
とることによって、前記タイムスイッチ1に対して前記
入PCMハイウェイ34bから伝送される信号を出力する。
即ち、前記と同様に、入PCMハイウェイ34a側を論理レ
ベル“H"に設定すれば、入PCMハイウェイ34b側の信号が
論理レベル“H"であるときには、AND回路5にて両信号
の論理積がとられることによって、AND回路5からは前
記入PCMハイウェイ34a側の信号と同様な論理レベル“H"
の信号が出力される。これとは逆に、前記入PCMハイウ
ェイ34b側の信号が論理レベル“L"であるときには、AND
回路5にて両信号の論理積がとられることによって、AN
D回路5からは、前記入PCMハイウェイ34b側の信号と同
様な論理レベル“L"の信号が出力されることとなる。
ベル“H"に設定すれば、入PCMハイウェイ34b側の信号が
論理レベル“H"であるときには、AND回路5にて両信号
の論理積がとられることによって、AND回路5からは前
記入PCMハイウェイ34a側の信号と同様な論理レベル“H"
の信号が出力される。これとは逆に、前記入PCMハイウ
ェイ34b側の信号が論理レベル“L"であるときには、AND
回路5にて両信号の論理積がとられることによって、AN
D回路5からは、前記入PCMハイウェイ34b側の信号と同
様な論理レベル“L"の信号が出力されることとなる。
上記構成において、タイムスイッチ1は、互いに対応
している入PCMハイウェイ31〜34と出PCMハイウェイ41〜
44との間において、1本のPCMハイウェイ当り32チャン
ネル分のタイムスロットの時分割交換接続を実施する。
即ち、タイムスイッチ1は、入PCMハイウェイ31と出PCM
ハイウェイ41との間、入PCMハイウェイ32と出PCMハイウ
ェイ42との間、入PCMハイウェイ33と出PCMハイウェイ43
との間、入PCMハイウェイ34と出PCMハイウェイ44との間
において、夫々上述した態様にて時分割交換接続を行な
う。
している入PCMハイウェイ31〜34と出PCMハイウェイ41〜
44との間において、1本のPCMハイウェイ当り32チャン
ネル分のタイムスロットの時分割交換接続を実施する。
即ち、タイムスイッチ1は、入PCMハイウェイ31と出PCM
ハイウェイ41との間、入PCMハイウェイ32と出PCMハイウ
ェイ42との間、入PCMハイウェイ33と出PCMハイウェイ43
との間、入PCMハイウェイ34と出PCMハイウェイ44との間
において、夫々上述した態様にて時分割交換接続を行な
う。
ここで、例えば入PCMハイウェイ34aが信号伝送に供さ
れており、入PCMハイウェイ34bが信号伝送に供されてい
ないときには、入PCMハイウェイ34a側に接続されている
ボード2のゲート制御回路は、入PCMハイウェイ34a側の
ゲートを開くとともに入PCMハイウェイ34bに接続されて
いるボード2のゲート制御回路は入PCMハイウェイ34b側
の出力を論理レベル“H"とする。これによってAND回路
5は入PCMハイウェイ34aを通して伝送される信号を、入
PCMハイウェイ34を通してタイムスイッチ1に出力す
る。
れており、入PCMハイウェイ34bが信号伝送に供されてい
ないときには、入PCMハイウェイ34a側に接続されている
ボード2のゲート制御回路は、入PCMハイウェイ34a側の
ゲートを開くとともに入PCMハイウェイ34bに接続されて
いるボード2のゲート制御回路は入PCMハイウェイ34b側
の出力を論理レベル“H"とする。これによってAND回路
5は入PCMハイウェイ34aを通して伝送される信号を、入
PCMハイウェイ34を通してタイムスイッチ1に出力す
る。
一方、タイムスイッチ1による時分割交換接続によっ
て、出PCMハイウェイ44に出力された信号は、出PCMハイ
ウェイ44a側のゲートが出PCMハイウェイ44a側に接続さ
れているボード2のゲート制御回路によって開かれてい
るので、出PCMハイウェイ44aに伝送される。ここで出PC
Mハイウェイ44bの方は、出PCMハイウェイ44b側に接続さ
ているボード2のゲート制御回路によってゲートが閉じ
られているので、タイムスイッチ1から出力された信号
は、出PCMハイウェイ44b側には伝送されない。
て、出PCMハイウェイ44に出力された信号は、出PCMハイ
ウェイ44a側のゲートが出PCMハイウェイ44a側に接続さ
れているボード2のゲート制御回路によって開かれてい
るので、出PCMハイウェイ44aに伝送される。ここで出PC
Mハイウェイ44bの方は、出PCMハイウェイ44b側に接続さ
ているボード2のゲート制御回路によってゲートが閉じ
られているので、タイムスイッチ1から出力された信号
は、出PCMハイウェイ44b側には伝送されない。
上記と逆に入PCMハイウェイ34bが信号伝送に供されて
おり、入PCMハイウェイ34aが信号伝送に供されていない
ときには、上述した内容とは逆に、入PCMハイウェイ34b
を通して伝送される信号がタイムスイッチ1による時分
割交換接続によって出PCMハイウェイ44bに伝送されるこ
ととなる。
おり、入PCMハイウェイ34aが信号伝送に供されていない
ときには、上述した内容とは逆に、入PCMハイウェイ34b
を通して伝送される信号がタイムスイッチ1による時分
割交換接続によって出PCMハイウェイ44bに伝送されるこ
ととなる。
なお、第1図にて示した実施例においては、AND回路
5によって2本の入PCMハイウェイ34a,34bの間の論理積
をとって、信号伝送が行なわれている方の入PCMハイウ
ェイとタイムスイッチ1との間を接続することとした
が、AND回路5にて3本以上の入PCMハイウェイ間の論理
積をとって、信号伝送が行なわれている1本分の入PCM
ハイウェイとタイムスイッチ1との間を接続するように
してもよい。又、AND回路5に代えて、上記のように、
接続されている複数本の入PCMハイウェイの中から信号
伝送が行なわれている1本の入PCMハイウェイを選択し
て、この選択した入PCMハイウェイとタイムスイッチ1
との間を接続することが出来る素子を用いることとして
も差支えない。更に、上述した素子が論理演算を行なう
に当っては、正論理、負論理のいずれを用いても差支え
ない。
5によって2本の入PCMハイウェイ34a,34bの間の論理積
をとって、信号伝送が行なわれている方の入PCMハイウ
ェイとタイムスイッチ1との間を接続することとした
が、AND回路5にて3本以上の入PCMハイウェイ間の論理
積をとって、信号伝送が行なわれている1本分の入PCM
ハイウェイとタイムスイッチ1との間を接続するように
してもよい。又、AND回路5に代えて、上記のように、
接続されている複数本の入PCMハイウェイの中から信号
伝送が行なわれている1本の入PCMハイウェイを選択し
て、この選択した入PCMハイウェイとタイムスイッチ1
との間を接続することが出来る素子を用いることとして
も差支えない。更に、上述した素子が論理演算を行なう
に当っては、正論理、負論理のいずれを用いても差支え
ない。
第2図は、前記第1図にて図示した構成において、入
PCMハイウェイ34と出PCMハイウェイ44とについてのみの
PCMハイウェイ1本当りのタイムスロットの各ボード2
への割当て方法を示した説明図である。前述したよう
に、この種のボード2は、通常最大で16チャンネルのタ
イムスロットを必要とするが、一般には、16チャンネル
分のタイムスロット中の8チャンネル分しか使用せず、
残りの8チャンネル分については使用していない。そこ
で、入PCMハイウェイ34a,34bと、出PCMハイウェイ44a,4
4bとについてのみPCMハイウェイ1本当り32チャンネル
分のタイムスロットを、0〜7チャンネルまでのタイム
スロットについては7枚目のボード2に、16〜23チャン
ネルまでのタイムスロットについては8枚目のボード2
に、8〜15チャンネルまでのタイムスロットについては
9枚目のボード2に、更に24〜31チャンネルまでのタイ
ムスロットについては10枚目のボード2に夫々割り当
て、1本当り32チャンネル分のタイムスロットしかない
入PCMハイウェイと出PCMハイウェイの本数を増設せず
に、又、タイムスイッチ1を大容量のものと交換するこ
となしに、5本分のPCMハイウェイと5本分の出PCMハイ
ウェイとの間で、時分割交換接続が行なえるようにし
た。なお、1枚目と2枚目のボード2は、入PCMハイウ
ェイ31、出PCMハイウェイ41に、3枚目と4枚目のボー
ド2は、入PCMハイウェイ32、出PCMハイウェイ42に、5
枚目と6枚目のボード2は、入PCMハイウェイ33、出PCM
ハイウェイ43に夫々接続されている。
PCMハイウェイ34と出PCMハイウェイ44とについてのみの
PCMハイウェイ1本当りのタイムスロットの各ボード2
への割当て方法を示した説明図である。前述したよう
に、この種のボード2は、通常最大で16チャンネルのタ
イムスロットを必要とするが、一般には、16チャンネル
分のタイムスロット中の8チャンネル分しか使用せず、
残りの8チャンネル分については使用していない。そこ
で、入PCMハイウェイ34a,34bと、出PCMハイウェイ44a,4
4bとについてのみPCMハイウェイ1本当り32チャンネル
分のタイムスロットを、0〜7チャンネルまでのタイム
スロットについては7枚目のボード2に、16〜23チャン
ネルまでのタイムスロットについては8枚目のボード2
に、8〜15チャンネルまでのタイムスロットについては
9枚目のボード2に、更に24〜31チャンネルまでのタイ
ムスロットについては10枚目のボード2に夫々割り当
て、1本当り32チャンネル分のタイムスロットしかない
入PCMハイウェイと出PCMハイウェイの本数を増設せず
に、又、タイムスイッチ1を大容量のものと交換するこ
となしに、5本分のPCMハイウェイと5本分の出PCMハイ
ウェイとの間で、時分割交換接続が行なえるようにし
た。なお、1枚目と2枚目のボード2は、入PCMハイウ
ェイ31、出PCMハイウェイ41に、3枚目と4枚目のボー
ド2は、入PCMハイウェイ32、出PCMハイウェイ42に、5
枚目と6枚目のボード2は、入PCMハイウェイ33、出PCM
ハイウェイ43に夫々接続されている。
上述したような構成とすることよって、会議用のLSI
の接続、各種トーンサービスの交換、MF(マルチフリー
クエンシイ)レシーバの接続等を行なうこともでき、少
ない信号伝送ライン数でより多くの数の交換機能を実現
することができるようになった。
の接続、各種トーンサービスの交換、MF(マルチフリー
クエンシイ)レシーバの接続等を行なうこともでき、少
ない信号伝送ライン数でより多くの数の交換機能を実現
することができるようになった。
以上説明したように、本発明の一実施例によれば、少
ない容量のタイムスイッチ1でより多くのPCMハイウェ
イの交換が可能であるので、システムの拡張や会議等が
行なえる機能を追加するに際してPCMハイウェイを増設
しなければならない場合に、タイムスイッチ1を大容量
のものに交換する必要がなくて済み、又、コストの大幅
な上昇を抑えることも可能となった。
ない容量のタイムスイッチ1でより多くのPCMハイウェ
イの交換が可能であるので、システムの拡張や会議等が
行なえる機能を追加するに際してPCMハイウェイを増設
しなければならない場合に、タイムスイッチ1を大容量
のものに交換する必要がなくて済み、又、コストの大幅
な上昇を抑えることも可能となった。
以上説明したように、本発明によれば、入力側に少な
くとも2本以上の入PCMハイウェイが接続されているゲ
ート手段が、これらの入PCMハイウェイの中からいずれ
か1本を選択して、この選択した入PCMハイウェイを通
して伝送される信号を時分割形スイッチに出力するよう
にしたので、ボード数及びPCMハイウェイの本数を増設
するに際して容量の小さな時分割形スイッチを容量の大
きな時分割形スイッチと交換せずに時分割交換接続が可
能となり、これによって必要以上に大容量の時分割形ス
イッチが不要で且つ大幅なコストアップのない低コスト
の時分割交換方式を提供することができる。
くとも2本以上の入PCMハイウェイが接続されているゲ
ート手段が、これらの入PCMハイウェイの中からいずれ
か1本を選択して、この選択した入PCMハイウェイを通
して伝送される信号を時分割形スイッチに出力するよう
にしたので、ボード数及びPCMハイウェイの本数を増設
するに際して容量の小さな時分割形スイッチを容量の大
きな時分割形スイッチと交換せずに時分割交換接続が可
能となり、これによって必要以上に大容量の時分割形ス
イッチが不要で且つ大幅なコストアップのない低コスト
の時分割交換方式を提供することができる。
第1図は、本発明の一実施例に従う時分割交換方式の構
成を示すブロック図、第2図は、前記第1図にて図示し
た構成において、入PCMハイウェイ34a,34bと、出PCMハ
イウェイ44a,44bとの1本当りのタイムスロットの各ボ
ードへの割当て方式を示した説明図、第3図は、従来の
時分割交換方式の構成を示すブロック図、第4図は、前
記第3図にて図示した構成において、入PCMハイウェ
イ、出PCMハイウェイ1本当りのタイムスロットの各ボ
ードへの割当て方式を示した説明図である。 1……タイムスイッチ、2……ボード、3……入PCMハ
イウェイ、4……出PCMハイウェイ、5……AND回路
成を示すブロック図、第2図は、前記第1図にて図示し
た構成において、入PCMハイウェイ34a,34bと、出PCMハ
イウェイ44a,44bとの1本当りのタイムスロットの各ボ
ードへの割当て方式を示した説明図、第3図は、従来の
時分割交換方式の構成を示すブロック図、第4図は、前
記第3図にて図示した構成において、入PCMハイウェ
イ、出PCMハイウェイ1本当りのタイムスロットの各ボ
ードへの割当て方式を示した説明図である。 1……タイムスイッチ、2……ボード、3……入PCMハ
イウェイ、4……出PCMハイウェイ、5……AND回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04Q 11/00
Claims (1)
- 【請求項1】同一規定本数の入PCMハイウェイ及び出PCM
ハイウェイとの間にて、各々の入PCMハイウェイと出PCM
ハイウェイとを、時分割形スイッチにより交換接続する
時分割交換方式において、 前記入PCMハイウェイ中の少なくとも2本以上の間で論
理演算を行い、この論理演算結果に基づいて入PCMハイ
ウェイの中からいずれか1本を選択して、この選択した
入PCMハイウェイを通して伝送される信号を時分割形ス
イッチに出力するゲート手段を設けたことを特徴とする
時分割交換方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16028889A JP2938091B2 (ja) | 1989-06-22 | 1989-06-22 | 時分割交換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16028889A JP2938091B2 (ja) | 1989-06-22 | 1989-06-22 | 時分割交換方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0326098A JPH0326098A (ja) | 1991-02-04 |
JP2938091B2 true JP2938091B2 (ja) | 1999-08-23 |
Family
ID=15711745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16028889A Expired - Fee Related JP2938091B2 (ja) | 1989-06-22 | 1989-06-22 | 時分割交換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2938091B2 (ja) |
-
1989
- 1989-06-22 JP JP16028889A patent/JP2938091B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0326098A (ja) | 1991-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4257119A (en) | PCM switching system for wide and narrow band signals | |
US4064369A (en) | Method and apparatus for path testing in a time division multiplex switching network | |
GB1575989A (en) | Switching network for a pcm tdm system | |
US4890279A (en) | Multiplexer and computer network using the same | |
US3906164A (en) | Digital switching networks with feed-back link for alternate routing | |
US4736362A (en) | Programmable data-routing multiplexer | |
US5109402A (en) | Bus for a cellular telephone | |
US5959977A (en) | Apparatus for embodying combined time switching and conference calling functions | |
US4674083A (en) | Time division multiplexed switching structure for PBX | |
JP2938091B2 (ja) | 時分割交換方式 | |
JPS59501439A (ja) | デマルチプレクサ回路 | |
US3740480A (en) | Time division multiplex switching system utilizing all time division techniques | |
US5079769A (en) | Flexible multiplexer | |
US7088709B1 (en) | Communication system | |
US5612954A (en) | Time switch system | |
US4406005A (en) | Dual rail time control unit for a T-S-T-digital switching system | |
US4399534A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
US4399369A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
US4402077A (en) | Dual rail time and control unit for a duplex T-S-T-digital switching system | |
JP2675208B2 (ja) | 同報通信制御方法 | |
US4392223A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
JP2001309469A (ja) | ディジタル交換装置 | |
US5995616A (en) | Apparatus for communication between a telephone exchange and connected telephone sets | |
US7068756B2 (en) | Multi-interface telephony test system using separate interface cards | |
JPS585635B2 (ja) | 時分割交換機における同報通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |