JPS6041290A - Method of producing multilayer wiring board - Google Patents

Method of producing multilayer wiring board

Info

Publication number
JPS6041290A
JPS6041290A JP14163184A JP14163184A JPS6041290A JP S6041290 A JPS6041290 A JP S6041290A JP 14163184 A JP14163184 A JP 14163184A JP 14163184 A JP14163184 A JP 14163184A JP S6041290 A JPS6041290 A JP S6041290A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
copper foil
multilayer wiring
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14163184A
Other languages
Japanese (ja)
Inventor
健治 大沢
隆夫 伊藤
大沢 正行
倉田 警二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14163184A priority Critical patent/JPS6041290A/en
Publication of JPS6041290A publication Critical patent/JPS6041290A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は高品質で安価に得られる多層配線基板の製法に
係わる。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a multilayer wiring board that can be obtained at high quality and at low cost.

従来の多層配線基板としては、例えば第1図A及びBに
示すように紙フェノール又は紙エポキシ等の肉厚絶縁基
板(1)上に銅箔による第1の配線パターン(2)を形
成してなる所謂硬質配線基板(3)と、ポリイミド、ポ
リエステルなどの樹脂フィルム(4)に銅箔による第2
の配線パターン(5)全形成してなる所謂フレキシブル
配線基板(6)とを互に接着性絶縁層(例えばエポキシ
系)(力を介して積層合体し、導電材(8)によって上
下配線ノRターン(5)及び(2)を接続した多層配線
基板(9)が知られている。0Qはこの基板(9)にマ
ウントされた電気部品、α力は半田である。
As a conventional multilayer wiring board, for example, as shown in FIGS. 1A and 1B, a first wiring pattern (2) of copper foil is formed on a thick insulating board (1) of paper phenol or paper epoxy. A so-called hard wiring board (3), a resin film (4) made of polyimide, polyester, etc., and a second layer made of copper foil.
A so-called flexible wiring board (6) formed by completely forming the wiring pattern (5) is laminated and combined with an adhesive insulating layer (for example, epoxy type) (by force), and the upper and lower wiring R is formed by a conductive material (8). A multilayer wiring board (9) in which turns (5) and (2) are connected is known. 0Q is an electrical component mounted on this board (9), and α force is solder.

ところで、かかる構成の多層配線基板(9)に於ては、
上下の配線パターン(2)及び(5)間の距離(段差)
が大きいために、導電材(8)を介した両パターン(2
)及び(5)間の接続の信頼性が低く、又、電気部品0
Iの接続部(ロ)に於てその部品マウント時の半田αめ
で同時に両パターン(2)及び(5)を直接半田付けす
ることが不可能であること、フレキシブル配線基板(6
)に1■径以下の微小孔明けが離かしいこと等、高品質
のもの、あるいは高密度回路のものが得られない。又製
造に際しても、第2図に示すように印刷によるレジスト
インクa″jを介して上層の配置tM、/fターン(5
)を選択エツチングで形成するとき、透孔0→内に臨む
下層の配線パターン(2)がエツチング液で侵される(
符号a→図示)ため、予め透孔α→内を埋めて置く必要
があシ製造が煩雑であった。
By the way, in the multilayer wiring board (9) having such a configuration,
Distance (step) between upper and lower wiring patterns (2) and (5)
is large, both patterns (2
) and (5) are unreliable, and there are no electrical components.
At the connection part (b) of I, it is impossible to directly solder both patterns (2) and (5) at the same time with solder α when mounting the component, and the flexible wiring board (6
), it is difficult to drill microholes with a diameter of 1 mm or less far apart, making it difficult to obtain high-quality products or high-density circuits. Also, during manufacturing, as shown in FIG. 2, the arrangement of the upper layer tM, /f turns (5
) is formed by selective etching, the lower layer wiring pattern (2) facing inside the through hole 0 is attacked by the etching solution (
(symbol a→illustration), it was necessary to fill the inside of the through hole α→ in advance, which made manufacturing complicated.

本発明は、上述の点に鑑み、高品質で安価に得られ、し
かも高密度の回路形成を可能にした多層配線基板の製法
を提供するものである。
In view of the above-mentioned points, the present invention provides a method for manufacturing a multilayer wiring board that can be obtained at high quality and at low cost, and also enables high-density circuit formation.

本発明においては、絶縁性支持体上に第1の配線ノ(タ
ーンを形成し、この第1の配線・母ターンが形成された
絶縁性支持体上に上下接続部を除いて絶縁性樹脂層を形
成し、この絶縁樹脂層上に接着剤層を介して熱ロール、
熱プレス等によって導電体箔を積層し、導−′1体箔を
エツチングし第2の配線)9ターンを形成してのち、上
下接続部の接着剤層を除去し、第1及び第2の配線パタ
ーンの上下接続部を導電性物質によ多接続して高品質で
安価々多層配線基板を製造するものである。
In the present invention, a first wiring (turn) is formed on an insulating support, and an insulating resin layer is formed on the insulating support on which the first wiring/mother turn is formed, except for the upper and lower connection parts. form and heat roll through the adhesive layer on this insulating resin layer,
Conductor foils are laminated by heat pressing, etc., and the conductor foil is etched to form nine turns (second wiring), and then the adhesive layer at the upper and lower connection parts is removed, and the first and second wirings are formed. A high-quality, low-cost multilayer wiring board is manufactured by connecting the upper and lower connecting portions of a wiring pattern with a conductive material.

以下、図面を参照して本発明による多層配線基板の製法
の実施例につき詳述する。
Embodiments of the method for manufacturing a multilayer wiring board according to the present invention will be described in detail below with reference to the drawings.

第3図及び第4図は本発明をロールラミネート法で製造
した例である。本発明に於ては、第4図Aに示すように
例えば紙フェノール、紙エポキシ等の絶縁基板(厚さ1
.6■〜0.8 m+) @])の−面に15μ〜35
μ厚の銅箔Qうを被着した銅張積1−板を用意し、との
銅箔に)を選択エツチングして第1の配線パターン(ホ
)を形成しで成る所謂硬質の配線基板(ハ)を設ける。
Figures 3 and 4 are examples of the present invention manufactured by roll lamination. In the present invention, as shown in FIG. 4A, an insulating substrate (thickness 1
.. 6■~0.8m+) @]) 15μ~35 on the - side
A so-called hard wiring board is prepared by preparing a copper-clad laminated board covered with μ-thick copper foil (Q) and selectively etching the copper foil () to form a first wiring pattern (E). (c) shall be provided.

この配線基板(ハ)上に第4図Bで示すように10〜1
00μ就中20〜70μを可とする絶縁樹脂層、望まし
くは工4?キシアクリレート系、スピロアセタール系、
ウレタンアクリレート系等の紫外線硬化型のP緑樹脂層
C9を第1配線パターン(ハ)の接続部(23a)を除
いて印刷形成する。この紫外線硬化型の絶縁樹脂層(ハ
)は溶剤を含1々いためにピンポールが無く、且つ片膜
形成が可能である。
As shown in FIG. 4B, 10 to 1
An insulating resin layer having a thickness of 20 to 70 μm, preferably 0.0 μm, preferably 4 μm. xyacrylate type, spiroacetal type,
An ultraviolet curable P green resin layer C9 made of urethane acrylate or the like is formed by printing except for the connecting portion (23a) of the first wiring pattern (c). Since this ultraviolet curable insulating resin layer (c) contains a solvent, it has no pin poles and can be formed into a single layer.

なお、エポキシアクリレート系拉]脂を絶縁樹脂層(ハ
)として用いる場合に幻、爾後接着する銅箔との密着性
を高めるためにその樹脂層表面を処理すると良い。この
表面処理方法としては、ナ325メツシュの鉄粉を全面
に吹きつけるサンドブラスト法、180番のや11で全
体をブラッシングするブラッシング法、コロナ放電もし
くはプラズマによる表面粗化、さらには塩化メチレン、
トリクレン、セロソルブ等にする溶剤エツチング法等が
ある。絶縁樹脂層(ハ)としては、上記の紫外線硬化型
の他ポリブタジェン、エポキシ、エポキシ−メラミン等
の塗料を用いることもできる。
Incidentally, when an epoxy acrylate resin is used as the insulating resin layer (c), it is preferable to treat the surface of the resin layer in order to improve the adhesion to the copper foil to be bonded later. This surface treatment method includes a sandblasting method in which 325-mesh iron powder is sprayed on the entire surface, a brushing method in which the entire surface is brushed with 180-grit No. 11, surface roughening by corona discharge or plasma, and methylene chloride,
There are solvent etching methods such as trichlene and cellosolve. As the insulating resin layer (c), in addition to the above-mentioned ultraviolet curing type, paints such as polybutadiene, epoxy, and epoxy-melamine can also be used.

次に第4図C及びDに示すように絶縁樹脂層(ハ)の印
刷された基板(ハ)上に裏面に接着剤(ハ)を付した厚
さ15μ〜35μ程度の銅箔@を接着し積層合体する。
Next, as shown in Figure 4 C and D, a copper foil with an adhesive (c) on the back side with a thickness of about 15 μm to 35 μm is glued onto the substrate (c) on which the insulating resin layer (c) is printed. Laminated and combined.

接着剤(ハ)としては、エポキシアクリル系又はエポキ
シニトリル系等の熱硬化型樹脂、ポリアミド系又はエチ
レン−酢酸ビニル系等の熱軟化型樹脂(融点80℃〜2
00℃)、あるいは電子線硬化型のエポキシアクリレー
ト等の樹脂を用いることができる。かかる銅箔(財)の
積層合体には生産性の向上のために第3図で示すロール
ラミネート装置(ハ)が用いられる。この装置(ハ)は
多層配線基板の素材を順次移送する送夛ベルト翰の移送
方向に沿って複数のロール、即ち例えば165℃に熱せ
られた対のシリコンゴムロール(7)及び同様に165
℃に熱せられたステンレス又はクロムメッキによるメタ
ル口(5) 一ル01)が配されて成る。この装置(ハ)によれば、
絶縁樹脂層(ハ)の印刷された基板い力が送りベルト(
ハ)によって位置X1に送られると基板(ハ)上に接着
剤(イ)の付された銅箔(イ)が重ね合され、この状態
でシリコンゴムロール(ト)間を通過し、さらにメタル
ロール0η間を通過して銅箔−が基板(ハ)上に積層合
体される。第3図の位置X2上の基板(ハ)が第4図C
に対応し、位置X3上の基板C1が第4図りに対応する
。即ち多数プレスにより銅箔(ロ)の−り面が平坦とな
るように接着される。
As the adhesive (c), thermosetting resins such as epoxy acrylic or epoxy nitrile, thermosetting resins such as polyamide or ethylene-vinyl acetate (melting point 80°C to 2
00° C.) or electron beam curing type epoxy acrylate. In order to improve productivity, a roll laminating device (c) shown in FIG. 3 is used to laminate such copper foils (goods). This device (c) consists of a plurality of rolls along the transport direction of a conveying belt for sequentially transporting the material of the multilayer wiring board, namely a pair of silicone rubber rolls (7) heated to 165° C. and a similar 165° C.
It consists of a metal opening (5) made of stainless steel or chrome plated heated to ℃. According to this device (c),
The force of the printed board with the insulating resin layer (c) is transferred to the feeding belt (
When it is sent to position The copper foil is laminated and integrated on the substrate (c) after passing through a period of 0η. The board (C) at position X2 in Figure 3 is located at C in Figure 4.
, and the substrate C1 at position X3 corresponds to the fourth diagram. That is, the copper foil (b) is bonded by multiple presses so that the curved surface thereof becomes flat.

次に、第4図Eに示すように銅箔に)に対して選択エツ
チングを施し、その下層の配線ノ9ターン(イ)の接続
部(23a)に対応する部分を除去し、さらに接着剤を
除去して接続部(23a)に到る開口部0つを形成する
。次いで、第4図Fに示すように銅箔(ハ)を選択エツ
チングして第2の配線パターン01を形成する。このノ
fターニングに際しては第5図に示すように第1配線パ
ターンに)と銅箔(イ)即ち第2配線・母ターン0′3
との距離(段差)が極めて小さいのでレジストインク0
1の印刷においてレジストイン(6) り03が開口部02内にも同時に印刷され第1配線・母
ターン(ハ)がエツチング液に侵されることがない。
Next, as shown in Figure 4E, selective etching is applied to the copper foil (), the portion corresponding to the connection part (23a) of the 9th turn (A) of the underlying wiring is removed, and the adhesive is removed. is removed to form zero openings leading to the connection portion (23a). Next, as shown in FIG. 4F, the copper foil (C) is selectively etched to form a second wiring pattern 01. During this turning, as shown in Fig. 5, the first wiring pattern) and the copper foil (a), that is, the second wiring/mother turn 0'3
Since the distance (step) between the resist ink and the
In the first printing, the resist in (6) 03 is simultaneously printed inside the opening 02, so that the first wiring/mother turn (c) is not eroded by the etching solution.

しかる後、レジストインク(13を除去し、開口部0埠
内に導電性物質0委を充填して上下の配線パターン(ハ
)及び01を接続して第4図Gに示す如く目的の多層配
線基板0→を得る。
After that, the resist ink (13) is removed, and the opening 0 is filled with a conductive material 0, and the upper and lower wiring patterns (c) and 01 are connected to form the desired multilayer wiring as shown in Fig. 4G. Obtain substrate 0→.

導電性物質00としては、ガリウム合金、半田デイツプ
、銀ペース) 、Cu + Zn I Sn等の低融点
金属による金属溶射(プラズマ溶射、アーク溶射)、さ
らにはソルダーコータレベラー処理等による導電材を用
い得る。
As the conductive material 00, conductive materials such as gallium alloy, solder dip, silver paste), metal spraying (plasma spraying, arc spraying) with low melting point metals such as Cu + Zn I Sn, and conductive materials such as solder coater leveler treatment are used. obtain.

特にガリウム合金の場合は、常温所謂30℃以下で液状
を呈するガリウムGaと、このガリウムと共晶する金属
と、ガリウムと合金化し融点を上昇させ得る金属粉(単
体の金属粉、もしくは合金粉)との混合物により構成す
る。このガリウム合金の導電性物質は、当初作業温度に
おいてペースト状をなし、その後、経時的に合金化し凝
固する性質を有している。ガリウムと共晶する金属とし
ては、インジウムIn、錫りn、亜鉛Zn、ビスマスB
lのうちの1種又は2種以上の組合せ金属、好ましくは
インジウムIn、錫Sn等を用い得る。ガリウムと合金
化する金属粉としては、ニッケルNi、コノ9ル) C
o 、金Au 、銅Cu等の単体金属、あるいは、これ
らの合金例えばN1−Cu合金、さらにはコ・々ルト合
金例えばCo−Sn合金、銅合金例えばCu−Sn合金
(Cu 40重量係以上)、Cu−Zn合金(Cu 6
0重量係以上)、Cu−Be合金(Cu 98重量係以
上)等を用い得る。この金属粉としては酸化皮膜が出来
ないものが望ましく、特に上記銅合金におけるSn+Z
n 、 Bs+等はCuの酸化を防ぐために好ましいも
のである。これらの金属粉の粒径は0,5μ〜500μ
の範囲、より好ましくは1.0μ〜100μがよい。こ
のガリウム合金を用いたときには、銀ペイントに於ける
ような銀のマイグレーションの問題が回避され、又導電
性もCuメッキと同等になるなど品質よく且つより高密
度な回路形成が可能となる。
In particular, in the case of gallium alloys, gallium Ga is in a liquid state at room temperature below 30°C, a metal that is eutectic with this gallium, and a metal powder (single metal powder or alloy powder) that can be alloyed with gallium and raise its melting point. It consists of a mixture of This gallium alloy conductive material has the property of initially forming a paste-like form at the working temperature, and then alloying and solidifying over time. Metals that are eutectic with gallium include indium In, tin n, zinc Zn, and bismuth B.
One or a combination of two or more of the following metals, preferably indium In, tin Sn, etc., may be used. Examples of metal powders that can be alloyed with gallium include nickel (Ni, Conol 9) C
o, single metals such as gold (Au), copper (Cu), or alloys thereof such as N1-Cu alloy, co-metal alloys such as Co-Sn alloy, copper alloys such as Cu-Sn alloy (Cu 40 weight coefficient or more) , Cu-Zn alloy (Cu 6
0 weight coefficient or more), Cu-Be alloy (Cu 98 weight coefficient or more), etc. may be used. This metal powder is desirably one that does not form an oxide film, and is particularly suitable for Sn+Z in the above-mentioned copper alloy.
n, Bs+, etc. are preferable in order to prevent oxidation of Cu. The particle size of these metal powders is 0.5μ to 500μ
The range is preferably 1.0μ to 100μ. When this gallium alloy is used, the problem of silver migration that occurs with silver paint is avoided, and the conductivity is equivalent to that of Cu plating, making it possible to form high-quality and higher-density circuits.

尚、上側のロールラミネート法による多層配線基板の製
造には2通りあり、1つは予め銅箔(ロ)に接続用の開
口部0埠ヲ形成して置く方法であり、他は第4図と同様
に銅箔(イ)を基板(ハ)に積層して後開口部0→を設
ける方法である。第6図は前者の場合、第7図は後者の
場合を示す。
There are two ways to manufacture the multilayer wiring board using the roll lamination method on the upper side. One is to form an opening for connection in the copper foil (b) in advance, and the other is as shown in Figure 4. In this method, a copper foil (A) is laminated on a substrate (C) in the same manner as in the above, and a rear opening 0→ is provided. FIG. 6 shows the former case, and FIG. 7 shows the latter case.

即ち、第6図A−Eでは第1配線i4ターン磐を形成し
、その接続部(23a) ’に除いて全面に絶縁樹脂N
(ハ)を印刷して後、予め開口部0うを形成した銅箔@
ヲ重ね合せロールプレスで積層合体し、次に銅箔(イ)
に対してパターニングして第2の配線・母ターン03を
形成し開口部0埠に導電性物質例えばガリウム合金04
f:、充填して両パターン(ハ)及び03ヲ接続する。
That is, in FIGS. 6A to 6E, the first wiring i4-turn block is formed, and the entire surface except for the connection part (23a)' is covered with insulating resin N.
After printing (c), copper foil with openings formed in advance @
The layers are combined using a roll press, and then the copper foil (A) is applied.
A conductive material such as gallium alloy 04 is formed in the opening 0 by patterning to form a second wiring/mother turn 03.
f: Fill and connect both patterns (c) and 03.

又、リード挿通孔(至)を設け、ここにおいて電気部品
α1のリードを接合する。
Further, a lead insertion hole (to) is provided, and the lead of the electrical component α1 is joined here.

第7図A〜Eでは、第1配線ノやターン(ホ)を形成し
、その接続部(23a)を除いて全面に絶縁樹脂層(ハ
)を印刷形成して後、銅箔@を重ねてロールプレスで積
層合体し、次に化学エツチング手段により開口部0諺及
び第2配線ノ9ターン0′3ヲ形成する。なお、開口部
Oat先づ孔明し、次に第6図の方式と同じように第2
配線AIターン(31のA?ターニングを行ってもよい
。しかる後開口部に接着剤層がある(9) 場合には有機溶媒でこれを除去し、しかる後開口部C3
→に例えばガリウム合金(→を充填し、又電気部品0O
のリード挿通孔((Qを形成する。ここで、第8図に示
すように電気部品Onのリード接続部0乃においてリー
ドに対する半田付けと同時に上下の両パターン(ハ)及
び01間の接続を行うことができる。又、電気部品On
のマウントがない場合においても、第9図Bに示すよう
に接続部において基板(ハ)を貫通する透孔0→を設け
ておくと一段と導電性物質04による接合性が良くなる
。従って、上下パターン(ハ)及び01の接合部の形態
は第9図Aもしくは第9図Bのように構成することがで
きる。
In Figures 7 A to E, after forming the first wiring hole and turn (E) and printing an insulating resin layer (C) on the entire surface except for the connection part (23a), the copper foil @ is overlaid. The layers are laminated and combined using a roll press, and then an opening 0 and a second wiring turn 0'3 are formed by chemical etching. Note that the opening Oat is first drilled, and then the second hole is drilled as in the method shown in Figure 6.
Wiring AI turn (31 A? Turning may be performed. After that, if there is an adhesive layer in the opening (9), remove it with an organic solvent, and then open the opening C3.
For example, fill → with gallium alloy (→, and electrical parts 0O
Form the lead insertion hole ((Q).Here, as shown in Figure 8, at the lead connection part 0 to 0 of the electrical component On, simultaneously solder the lead and connect between both the upper and lower patterns (C) and 01. It can be done.Also, electrical parts can be
Even when there is no mount, if a through hole 0→ which penetrates the substrate (C) is provided at the connection portion as shown in FIG. 9B, the bonding performance by the conductive material 04 will be further improved. Therefore, the form of the upper and lower patterns (c) and the joint portion of 01 can be configured as shown in FIG. 9A or FIG. 9B.

第10図は高周波用に適した本発明の他の実施例を示す
。これは、絶縁樹脂層(ハ)上に例えば金属溶射、銀ペ
ースト、銅ペースト、At、 Nl 、 Cuその他の
蒸着層等からなる金属層(シールド層) (+nを形成
し、その−トにさらに絶縁樹脂層(ハ)を印刷形成して
銅箔による第2配線パターン(イ)を形成して成るもの
で、この金属層θOによって両パターン(イ)及び03
間がシールドされ、高周波用基板として好(10) 適ならしめる。
FIG. 10 shows another embodiment of the invention suitable for high frequency applications. This is done by forming a metal layer (shield layer) (+n) made of, for example, metal spraying, silver paste, copper paste, At, Nl, Cu, or other vapor deposited layer on the insulating resin layer (c), and then This is made by printing an insulating resin layer (c) to form a second wiring pattern (a) made of copper foil, and this metal layer θO allows both patterns (a) and 03
The space between the two is shielded, making it suitable as a high frequency substrate (10).

又、本発明は例えば第11図に示すように両面に配線パ
ターンに)が形成された所謂第1の配線基板0ηに対し
て、その両面に同じように絶縁樹脂層(ハ)を印刷し、
銅箔を接着して第2配線ノJ?ターン(至)を形成した
多層配線構造とすることも出来る。
Further, the present invention, for example, as shown in FIG. 11, for a so-called first wiring board 0η having a wiring pattern formed on both sides thereof, insulating resin layers (c) are printed in the same way on both sides,
Glue the copper foil and connect the second wiring. A multilayer wiring structure in which turns are formed can also be used.

さらに、本発明は第13図に示すようにスルーホール基
板上に積層した多層配線構造とすることも出来る。即ち
図示する如く、上側と同様に紙フェノール、紙エポキシ
、ガラスエポキシ等の絶縁基板(厚さ1.6 tm 〜
0.8m ) QT)の両面に15μ〜35μ厚の銅箔
による第1の配線ノ4ターン(23A)及び(23B)
を形成し、そのスルーホール−内の導電メッキ層Φυを
介して所要の両配線パターン(23A)及び(23B)
を接続して成る両面基板参のを設け、これの上に、ぼり
ブタジェン、エポキシ、エポキシ−メラミン等の塗料に
よる絶縁樹脂層に)を接続部を除いて印刷形成し、その
上に裏面に接着剤(ト)を付した銅箔を接着し、パター
ニングして第2の配線ノぐターン01を形成し、開口部
内に導電性物質(ロ)を充填して上下の配線パターン(
23A)及び03を接続する。さらにこれを繰り返して
第3.第4の配線パターンM、fi41形成して多層構
造となす。このような構/ 成による多層配線基板においては、薄い積層を行う多層
基板なので積層工程上での複雑さがなく、スミアリング
等の現象も発生しない信頼性の良い高密度な低コスト多
層基板が得られる。また導電材料としてガリウム合金を
用いる場合は銀ベースト法における銀のエレクトロマイ
グレーション現象、高周波特性の悪さ、電気抵抗値が大
き過ぎるという欠点が解消される。そして、この構成に
おいては、リジフトの絶縁基板によるスルーホールメン
キの両面基板62側を高周波回路として用い、薄膜絶縁
層(ハ)をはさんだ積層回路を信号ラインとして用いる
という使い分けが出来る。なお、リソット回路について
はスルーホールメッキの両面基板に限らず、はとめ、ビ
ン立て、銀スルーホール基板、ガリウム合金等のスルー
ホール技術を用いても良い。
Furthermore, the present invention can also be made into a multilayer wiring structure laminated on a through-hole substrate as shown in FIG. That is, as shown in the figure, an insulating substrate (thickness 1.6 tm ~
4 turns (23A) and (23B) of the first wiring using copper foil with a thickness of 15μ to 35μ on both sides of the QT).
and both required wiring patterns (23A) and (23B) are formed through the conductive plating layer Φυ in the through hole.
A double-sided board consisting of a double-sided board is provided, and on top of this, an insulating resin layer (made of paint such as butadiene, epoxy, epoxy-melamine, etc.) is printed except for the connection parts, and then glued on the back side. The copper foil coated with the agent (G) is adhered and patterned to form the second wiring turn 01, and the opening is filled with a conductive material (B) to form the upper and lower wiring patterns (
Connect 23A) and 03. Repeat this further for the third step. Fourth wiring patterns M and fi41 are formed to form a multilayer structure. A multilayer wiring board with such a structure is a multilayer board with thin layers, so there is no complexity in the lamination process, and a reliable, high-density, low-cost multilayer board that does not cause phenomena such as smearing is produced. can get. Furthermore, when a gallium alloy is used as the conductive material, the disadvantages of the silver electromigration phenomenon, poor high frequency characteristics, and excessively large electrical resistance in the silver-based method are eliminated. In this configuration, the double-sided substrate 62 side of the through-hole plate made of the insulating substrate of the rigid lift can be used as a high frequency circuit, and the laminated circuit sandwiching the thin film insulating layer (c) can be used as a signal line. Note that the risot circuit is not limited to a double-sided board with through-hole plating, and through-hole techniques such as eyelets, bottle stands, silver through-hole boards, and gallium alloys may be used.

尚、絶縁樹脂層(ハ)として接着性’kWするものを使
用すれば、銅箔(ハ)の裏面の接着剤(ハ)は省略でき
る。
Incidentally, if the insulating resin layer (c) is made of a material having an adhesive property of 1 kW, the adhesive (c) on the back surface of the copper foil (c) can be omitted.

上述せる本発明によれば、第1の配線パターン(イ)が
施された第1の配線基板(ハ)上に印刷形成による絶縁
樹脂層(ハ)を介して銅箔@を接着し、ノ9ターニング
して第2の配線パターン03を形成すると共に、第2配
線パターン(ハ)の開口部0→に充填した導電性物質0
4により上下パターン(ホ)及び(至)を接続するよう
にして構成したことにより、その接続部における両パタ
ーン(ハ)及び01間の距離(段差)が極めて小さくな
り(5μ〜20μ程度)、シかも、開口部0→において
は第12図に示すように第2配線パターン01の縁部が
内側にだれ込み、導電性物質04を介して両ノjターン
■及び03間の導電性が良くなり所謂信頼性の高いスル
ーホール接続ができる。
According to the present invention described above, the copper foil is bonded onto the first wiring board (c) on which the first wiring pattern (a) is formed via the insulating resin layer (c) formed by printing, and the no. 9 to form a second wiring pattern 03, and conductive material 0 filled in the opening 0 of the second wiring pattern (c).
By configuring the upper and lower patterns (E) and (To) to be connected by 4, the distance (step) between both patterns (C) and 01 at the connection part is extremely small (about 5 μ to 20 μ), However, at the opening 0→, the edge of the second wiring pattern 01 sag inward as shown in FIG. This allows for highly reliable through-hole connections.

又、上下パターン翰及び(至)間の距離が小さいので、
第5図で説明した如く銅箔(イ)に対するノRターニン
グに際してレジストインクαJが開口部0■内にも印刷
でき、選択エツチング工程が容易となる。さらに電気部
品01の半田ディツプによるマウント時に、(13) 同時にその半田ディツプでリード接続部分において両パ
ターン(ハ)及び03間の接続が可能となる。
Also, since the distance between the upper and lower pattern lines and (to) is small,
As explained in FIG. 5, the resist ink .alpha.J can be printed even within the opening 0 during the R turning of the copper foil (a), facilitating the selective etching process. Furthermore, when mounting the electrical component 01 with a solder dip, (13) the solder dip simultaneously enables connection between both patterns (c) and 03 at the lead connection portion.

又、第2配線パターン03の開口部(ロ)は化学エツチ
ングにて孔明けできるので、微小径(0,4mm径程度
)の開口部04の形成が可能となり、微細回路・母ター
ンの形成も可能となる。又、導電性物質64としてガリ
ウム合金を用いるときは、銀ペイントの如きエレクトロ
マイグレーションが起きず近接回路のショートもなく高
密度回路に適すること、導電性も良好で高周波特性が良
いこと、充填したペーストの体積収縮もなく接続信頼性
が高くなる等の利点がある。また第1の回路と第2の回
路の絶縁は絶縁樹脂と接着剤によって充分な厚みに設定
することが出来、電気絶縁性においてもすぐれている。
In addition, since the opening (b) of the second wiring pattern 03 can be made by chemical etching, it is possible to form the opening 04 with a minute diameter (approximately 0.4 mm diameter), and it is also possible to form fine circuits and mother turns. It becomes possible. In addition, when using a gallium alloy as the conductive material 64, it is suitable for high-density circuits without causing electromigration like silver paint, short-circuiting of adjacent circuits, has good conductivity and high frequency characteristics, and is suitable for filling paste. There are advantages such as no volumetric shrinkage and improved connection reliability. Further, the insulation between the first circuit and the second circuit can be set to a sufficient thickness using an insulating resin and an adhesive, and the electrical insulation properties are also excellent.

このように本発明は高品質で高密度回路の得られる多層
配線基板を安価に提供できるものである。
As described above, the present invention can provide a multilayer wiring board with high quality and high density circuits at low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A及びBは従来の多層配線基板の例を示す工程順
の断面図、第2図は従来の説明に供する(14) 断面図、第3図は本発明の多層配線基板を得る場合ノ0
−#ラミネート装置の例を示す斜視図、第4図A、Gは
本発明の一例を示す製造工程順の断面図、第5図は本発
明の説明に供する断面図、第6図人〜Eは本発明の製法
例を示す工程順の斜視図、第7図A−Eは本発明の他の
製法例を示す工程順の斜視図、第8図は本発明の他の例
を示す要部の斜視図、第9図A及びBは本発明の接続部
の例を示す斜視図、第10図及び第11図は夫々本発明
のさらに他の例を示す断面図、第12図は本発明の説明
に供する断面図、第13図は本発明のさらに他の例を示
す断面図である。 (財)は絶縁基板、盤は第1配線パターン、□□□は絶
縁樹脂層、(ハ)は接着剤、に)は銅箔、(3■は開口
部、G3は第2配線パターン、(ロ)は導電性物質であ
る。 (15) < ロ E 只 3− &5 味 貯 特開昭6041290(7) 第8図 第9図 第10因 第11図 第12図
Figures 1A and B are cross-sectional views showing the process order of an example of a conventional multilayer wiring board, Figure 2 is a cross-sectional view for explaining the conventional method (14), and Figure 3 is a case in which the multilayer wiring board of the present invention is obtained. No 0
-# A perspective view showing an example of a laminating device, FIGS. 4A and 4G are cross-sectional views showing an example of the present invention in the order of manufacturing steps, FIG. 5 is a cross-sectional view for explaining the present invention, and FIGS. 6-E 7 is a perspective view of the process order showing an example of the manufacturing method of the present invention, FIGS. 7A to 7E are perspective views of the process order of another manufacturing method example of the present invention, and FIG. FIGS. 9A and 9B are perspective views showing an example of the connecting portion of the present invention, FIGS. 10 and 11 are sectional views showing still other examples of the present invention, and FIG. 12 is a perspective view showing an example of the connecting portion of the present invention. FIG. 13 is a cross-sectional view showing still another example of the present invention. (Foundation) is an insulating substrate, board is the first wiring pattern, □□□ is an insulating resin layer, (c) is an adhesive, ni) is a copper foil, (3■ is an opening, G3 is a second wiring pattern, ( b) is a conductive substance. (15)

Claims (1)

【特許請求の範囲】[Claims] 絶縁性支持体上に第1の配線ノfターンを形成する工程
、上記第1の配線ノ4ターンが形成された絶縁性支持体
上に上下接続部を除いて絶縁性樹脂層を形成する工程、
上記絶縁性樹脂層上に接着剤層を介して導電体箔を積層
する工程、上記導電体箔をエツチングし第2の配線パタ
ーンを形成する工程、上下接続部の接着剤層を除去する
工程、第1及び第2の配線パターンの上下接続部を導電
性物質により接続する工程よりなる多層配線基板の製法
A step of forming a first wiring f-turn on the insulating support, and a step of forming an insulating resin layer on the insulating support on which the first four turns of the wiring are formed, excluding the upper and lower connection portions. ,
a step of laminating a conductor foil on the insulating resin layer via an adhesive layer, a step of etching the conductor foil to form a second wiring pattern, a step of removing the adhesive layer at the upper and lower connection parts, Method O for manufacturing a multilayer wiring board comprising the step of connecting the upper and lower connection parts of the first and second wiring patterns with a conductive substance
JP14163184A 1984-07-09 1984-07-09 Method of producing multilayer wiring board Pending JPS6041290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14163184A JPS6041290A (en) 1984-07-09 1984-07-09 Method of producing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14163184A JPS6041290A (en) 1984-07-09 1984-07-09 Method of producing multilayer wiring board

Publications (1)

Publication Number Publication Date
JPS6041290A true JPS6041290A (en) 1985-03-04

Family

ID=15296528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14163184A Pending JPS6041290A (en) 1984-07-09 1984-07-09 Method of producing multilayer wiring board

Country Status (1)

Country Link
JP (1) JPS6041290A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437084A (en) * 1987-12-04 1989-02-07 Ibiden Co Ltd Multilayer printed wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437084A (en) * 1987-12-04 1989-02-07 Ibiden Co Ltd Multilayer printed wiring board

Similar Documents

Publication Publication Date Title
KR880000673Y1 (en) Multilayer assign plate
JP5114858B2 (en) Multilayer wiring board and manufacturing method thereof
US7681310B2 (en) Method for fabricating double-sided wiring board
US3953924A (en) Process for making a multilayer interconnect system
US8541687B2 (en) Coreless layer buildup structure
JP2008124459A (en) Manufacturing method of circuit board which has solder paste connection part
JP3341311B2 (en) Flexible wiring board and method of manufacturing the same
JPH10303561A (en) Multi-layer wiring board and its manufacture
JP2833642B2 (en) Multilayer wiring board and method of manufacturing the same
US20120031649A1 (en) Coreless layer buildup structure with lga and joining layer
JPS6127697A (en) One-side printed circuit board and method of producing same
JPS6041290A (en) Method of producing multilayer wiring board
JP2011014584A (en) Printed circuit board and method of manufacturing the same
JP2007242872A (en) Multilayer printed wiring board, and manufacturing method thereof
JP2003017855A (en) Manufacturing method of multilayer printed-wiring board
JPH02301187A (en) Manufacture of both-sided wiring board
JPS6362920B2 (en)
JPH05326644A (en) Double side wired film carrier and manufacture thereof
JPS5835998A (en) Method of producing multilayer circuit board
JPH09321404A (en) Printed-wiring board
JPH05259600A (en) Wiring board and manufacture thereof
JPS592394B2 (en) printed wiring board
JPH04322490A (en) Multilayer metal-based substrate and manufacture thereof
JPH07231169A (en) Metallic base multilayer board and its manufacture
JPH02164094A (en) Manufacture of printed wiring board