JPS6039927A - ジヨセフソンデコ−ド回路 - Google Patents
ジヨセフソンデコ−ド回路Info
- Publication number
- JPS6039927A JPS6039927A JP14858183A JP14858183A JPS6039927A JP S6039927 A JPS6039927 A JP S6039927A JP 14858183 A JP14858183 A JP 14858183A JP 14858183 A JP14858183 A JP 14858183A JP S6039927 A JPS6039927 A JP S6039927A
- Authority
- JP
- Japan
- Prior art keywords
- sum
- circuit
- josephson
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14858183A JPS6039927A (ja) | 1983-08-13 | 1983-08-13 | ジヨセフソンデコ−ド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14858183A JPS6039927A (ja) | 1983-08-13 | 1983-08-13 | ジヨセフソンデコ−ド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039927A true JPS6039927A (ja) | 1985-03-02 |
| JPS643408B2 JPS643408B2 (enExample) | 1989-01-20 |
Family
ID=15455940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14858183A Granted JPS6039927A (ja) | 1983-08-13 | 1983-08-13 | ジヨセフソンデコ−ド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039927A (enExample) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6374216A (ja) * | 1986-09-11 | 1988-04-04 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 相補信号をキャリーするデータラインを有する電子回路 |
-
1983
- 1983-08-13 JP JP14858183A patent/JPS6039927A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6374216A (ja) * | 1986-09-11 | 1988-04-04 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 相補信号をキャリーするデータラインを有する電子回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS643408B2 (enExample) | 1989-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1292044C (en) | Cmos integrated circuit fan-in logic tree layout arrangement | |
| JPH06507281A (ja) | n−チャネル−ロジックブロック及び該ロジックに対して逆方向のpチャネル−ロジックブロックを有する非同期回路用ロジック回路装置 | |
| JPS59201527A (ja) | Cmos全加算器 | |
| JPS5910032A (ja) | キャリー・ルック・アヘッド回路 | |
| JPH1051276A (ja) | リング発振回路 | |
| US6012079A (en) | Conditional sum adder using pass-transistor logic and integrated circuit having the same | |
| JPS6039927A (ja) | ジヨセフソンデコ−ド回路 | |
| US4325129A (en) | Non-linear logic module for increasing complexity of bit sequences | |
| JPS6361327A (ja) | 加算器 | |
| JPH11143686A (ja) | 部分積生成回路 | |
| JPH01147912A (ja) | アナログ電圧生成回路 | |
| RU2041499C1 (ru) | Устройство для функционального преобразования широтно-импульсных сигналов | |
| US5367700A (en) | System for multiplying digital input data in a multiplier circuit | |
| JPS59128634A (ja) | 加算回路 | |
| US5627776A (en) | Data processing circuit | |
| JPS5839107A (ja) | デジタル有限インパルス応答フイルタ | |
| JPS6476319A (en) | Data arranging circuit | |
| Shivaram et al. | A dual-slope analogue-to-digital converter for generating polynomials | |
| JPS639770B2 (enExample) | ||
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPH0315967A (ja) | ニューラルネットワークの重み付けネットワーク | |
| D'antona et al. | Coherent orientations and series-parallel networks | |
| JPS6094530A (ja) | ジヨセフソン電流極性切替回路 | |
| JPS59161116A (ja) | スイツチトキヤパシタ双2次形回路 | |
| JPS6261117A (ja) | ランキング回路 |