JPS6038956A - デ−タ伝送方式 - Google Patents

デ−タ伝送方式

Info

Publication number
JPS6038956A
JPS6038956A JP58146385A JP14638583A JPS6038956A JP S6038956 A JPS6038956 A JP S6038956A JP 58146385 A JP58146385 A JP 58146385A JP 14638583 A JP14638583 A JP 14638583A JP S6038956 A JPS6038956 A JP S6038956A
Authority
JP
Japan
Prior art keywords
data
line
speed
sampling
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58146385A
Other languages
English (en)
Inventor
Michio Suzuki
鈴木 三知男
Kunio Hiyama
檜山 邦夫
Toru Hoshi
徹 星
Hiroo Takenouchi
竹之内 博夫
Toshiaki Konase
木名瀬 敏彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58146385A priority Critical patent/JPS6038956A/ja
Publication of JPS6038956A publication Critical patent/JPS6038956A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、調歩式データ伝送方式、例えば、CCITT
 勧告X20インタフエースプロトコルに好適なデータ
伝送方式に関する。
〔発明の背景〕
すなわち、従来のX、20インタフエースプロトコルに
おいては、第1図に示すように、データ端末(以下DT
Eと略称する。)から、回線終端装置(以下、DCEと
略称する。)へのT線、およびDCEからDTEへのR
線の2種類が必要であつた。これらT線およびR線は、
おのおの共通帰線を有し、計4本の線が必要であシ、そ
のため為線路の布設工事が容易でなく、また電話用等に
布設されている既在設備が使用できないという欠点があ
った。
〔発明の目的〕
本発明は、上記欠点を改善するために、DTEとDCE
間の接続線路数の削減を可能とし得るデータ伝送方式を
提供することにある。
〔発明の概要〕
X、20インタフエースプロトコルは、DTEからDC
EへのT線と、DCEからDTEへのR線があり、これ
を削減するためには、一本の伝送路をT線信号とR線信
号とが交互に使用することが必要であシ、そのため、ま
ず、T線およびR線のレベルをデータ伝送速度の例えば
10倍でサンプリングし、このサンプリング後の情報を
、複数ビットをまとめてさらにサンプリング速度の2倍
以上の速度で交互に送信することで解決できた。
〔発明の実施例〕
以下、本発明の一芙施例を図面を用いて説明する。第2
図は本発明によるシステムの一例の構成を示すもので、
インタフェース交換器C0NVI。
2が設けられている。第3図は本発明を実現するために
DTE側およびDCE側にそれぞれ付加されるインタフ
ェース変換器の一構成例を示す。また、第4図は、本発
明におけるDTEとDCE間のデータ送受信のタイム・
シーケンスの例を示している。DCE側のインタフェー
ス変換器C0NV2において、R線のレベル状態を、デ
ータの伝送速度よシ早い速度、例えば10倍の速度で、
レベルサンプリング回路1がサンプリングを行なう8レ
ベルサンプリング回路lは、例えばサンプリングを8回
行なったのち、シフトレジスタ13に移し、かつ信号線
5を用いてマンチェスタ符号化回路14に対してシフト
レジスタ13のデータを線路へ送信するように要求し、
同時に、伝送方向制御回路3を用いてC0NV2を送信
状態にセットする。マンチェスタ符号化回路14は送信
要求を受けると、シフトレジスタ13がら、サンプリン
グ速度の倍以上の速度で、線路りに送信し、送信を終了
すると、伝送方向制御回路3に対し、送信完了を信号線
6に送出し、この結果、インタフェース変換器C0NV
2は、DTE側のインタフェース変換器C0NV1から
の受信を待つ状態となる。
DTE側のインタフェース変換器C0NV1において、
線路りからの受信を行なうと、それがマンチェスタ複合
化回路15に入力され、復号されたのちシフトレジスタ
16に送信される。マンチェスタ複合化回路15Tは、
復号を終了すると、信号線7を用いてレベル再生回路1
2のシフトレジスタ16からシフトレジスタ17にデー
タを移し、伝送方向制御回路4を用いてC0NV1を送
信状態とし、かつマンチェスタ符号化回路18に対して
送信を要求する。マンチェスタ符号化回路は、信号7を
受信すると、シフトレジスタ19のデータをマンチェス
タ符号化し、クロック回路CLKTのクロックに従って
サンプリング回路2のサンプリング速度の倍以上の速度
で、DCE側のインタフェース変換器C0NV2に送信
し、これが終了すると、信号線8を用いて、伝送方向制
御回路をリセットし、CON■1を受信状態とする。な
お、マンチェスタ復号化回路15Tは、デコード・シフ
ト・クロックを信号線9に出力しており、これによりシ
フトレジスタ16に復号化されたデータはシフトされる
とともに、サンプリング回路2に入力され、サンプリン
グ回路は、このデコード・シフト・クロックからT線の
信号のサンプリングクロックを作成する。また、このT
線のサンプリングクロックは、シフトレジスタ17に入
力され、R線の再生クロックとしても使用される。その
結果、インタフェース変換器C0NVl内のT線のサン
プリングクロックとR線の再生クロックは共に、C0N
V2のR線のサンプリングクロックと同一周波数となる
インタフェース変換器C0NV2は、線路りがらデータ
を受信すると、マンチェスタ復号化回路20に入力し、
復号したのちレベル再生回路11のシフトレジスタ21
に送信し、全ての復号が終了すると、デコード完了信号
loにょシフトレジスタ21からシフトレジスタ22に
移した彼、サンプリング回路のサンプリングクロックと
同一クロックでT線を再生する。なお、23.24はク
ロック発生器を示す。
第4図における各状態を説明する。
状態1・・・レベルサンプリング回路1からシフトレジ
スタ13に、R線のサンプリング 結果が移され、CON■2が送信状態となり、C0NV
1への送信が開始される。
状態2・・・C0NV2からの送信終了。C0NV2が
受信状態となる。
状態3・・・C0NV2からの受信が完了。C0NV1
が送信状態になる。
状態4・・・C0NV1からの送信が開始。
状態5・・・C0NV1からの送受が終了。C0NV1
は、ここで受信状態となる。
〔発明の効果〕
本発明によれば、CCITT勧告X、勧告性ンタフエー
スプロトコルによって、DTEを接続するデータ交換シ
ステム等を実現する場合に、1対の線路で接続できるの
で、線路の経済性および布設工事の容易性を可能とし得
るとともに、既存の電話線の利用を可能としうる効果が
ある。
【図面の簡単な説明】
よ 第1図は、X、20インタフエースプロトコルに、る従
来のシステムを示す図、第2図は、本発明によ、j5 
X、 20インタフエ〜スプロトコルを実現するシステ
ムの一例を示す図、第3図は本発明を実現するインタフ
ェース変換器の一実施例を示す図、第4図は本発明にお
けるデータ伝送のタイム・シーケンスを示す図である。 C0NV1.C0NV2 ・・・インタフェース変換器
、14.18・・・マンチェスター符号化回路、15゜
20・・・マンチェスターa号化回L 1.2・・・レ
ベルサンプリング回路、11,12・・・レベル再生回
第1頁の続き 0発 明 者 木 名瀬 敵影 川崎市麻生区王禅寺ム
開発研究所内

Claims (1)

    【特許請求の範囲】
  1. データ端末および網側の回線終端装置の間でデータ伝送
    を行なうシステムにおいて、レベルサンプリング回路、
    レベル再生回路マンチェスター符号化回路、マンチェス
    ター複合化回路、伝送方向制御回路から構成されるイン
    タフェース変換器を設けたことを特徴とするデータ伝送
    方式。
JP58146385A 1983-08-12 1983-08-12 デ−タ伝送方式 Pending JPS6038956A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58146385A JPS6038956A (ja) 1983-08-12 1983-08-12 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58146385A JPS6038956A (ja) 1983-08-12 1983-08-12 デ−タ伝送方式

Publications (1)

Publication Number Publication Date
JPS6038956A true JPS6038956A (ja) 1985-02-28

Family

ID=15406501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58146385A Pending JPS6038956A (ja) 1983-08-12 1983-08-12 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS6038956A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064089U (ja) * 1992-06-17 1994-01-18 ナンカイ工業株式会社 織機のヘルドフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH064089U (ja) * 1992-06-17 1994-01-18 ナンカイ工業株式会社 織機のヘルドフレーム

Similar Documents

Publication Publication Date Title
US4439763A (en) Collision avoiding system and protocol for a multiple access digital communications system
CA1280217C (en) Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks
US4542502A (en) Reconfigurable collision avoiding system, station and protocol for a two path multiple access digital communications system
US4412326A (en) Collision avoiding system, apparatus and protocol for a multiple access digital communications system including variable length packets
US4532626A (en) Collision avoiding system and protocol for a two path multiple access digital communications system
US5748684A (en) Resynchronization of a synchronous serial interface
EP0183080A2 (en) Loop transmission system with a variable station connection order
EP0542087A2 (en) Method and apparatus for efficient serialized transmission of handshake signal on a digital bus
JPS6038956A (ja) デ−タ伝送方式
US4670873A (en) System for setting up data transmission circuits between a plurality of stations
JPH02262747A (ja) データ通信方法
JPS59228445A (ja) デ−タ伝送方式
RU187642U1 (ru) Устройство коммуникационного интерфейса gigaspacewire
JPS6042962A (ja) デ−タ通信方式
JPS61206339A (ja) インタフエ−ス速度変換方式
JPS5848925B2 (ja) スロット・アクセス・デ−タ転送方式
US6356596B1 (en) Encoding and decoding method using a multi-state signal
JPS62159540A (ja) フレ−ム伝送装置
JPS63314936A (ja) 調歩同期式のデ−タ通信システム
JPS6025348A (ja) デ−タ伝送方式
JPS6294041A (ja) 通信制御回路
JPS59110247A (ja) 通信ステ−シヨン
JPS5915427B2 (ja) 2線式時分割双方向伝送の誤り訂正方式
JPH06232876A (ja) データ伝送方式
JPH0511693B2 (ja)