JPS62159540A - フレ−ム伝送装置 - Google Patents
フレ−ム伝送装置Info
- Publication number
- JPS62159540A JPS62159540A JP61001212A JP121286A JPS62159540A JP S62159540 A JPS62159540 A JP S62159540A JP 61001212 A JP61001212 A JP 61001212A JP 121286 A JP121286 A JP 121286A JP S62159540 A JPS62159540 A JP S62159540A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- division
- divided
- frames
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 claims description 19
- 238000007689 inspection Methods 0.000 claims 1
- 238000011084 recovery Methods 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ通信のフレーム伝送装置に関する。特に
、ハイレベルデータリンク制’４Ｂ （ＨｉｇｈＬｅｖ
ｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏｌ Ｐｒｏｃ
ｅｄｕｒｅ 、以下、ＨＤＬＣ制御という。）手順によ
り制御されてフレームを伝送しフレーム検査シーケンス
（Ｆｒａｍｅ ＣｈｅｃｋＳｅ ｑｕｅｎｃｅ−、以下
、Ｆｅ２という。）誤り発生の少ないフレーム伝送装置
に関する。
、ハイレベルデータリンク制’４Ｂ （ＨｉｇｈＬｅｖ
ｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏｌ Ｐｒｏｃ
ｅｄｕｒｅ 、以下、ＨＤＬＣ制御という。）手順によ
り制御されてフレームを伝送しフレーム検査シーケンス
（Ｆｒａｍｅ ＣｈｅｃｋＳｅ ｑｕｅｎｃｅ−、以下
、Ｆｅ２という。）誤り発生の少ないフレーム伝送装置
に関する。
本発明は、データ通信のフレーム伝送装置において、
フレーム送信時にＦｅ２誤り発生率に応じて一つのフレ
ームを複数のより短いフレームに分割して送信し、フレ
ーム受信時にその分割されたフレームを元の一つのフレ
ームに再生することにより、Ｆｅ２誤り発生率を低くし
、回線品質が不良の場合でも、再送の発生頻度を低くす
るようにしたものである。
ームを複数のより短いフレームに分割して送信し、フレ
ーム受信時にその分割されたフレームを元の一つのフレ
ームに再生することにより、Ｆｅ２誤り発生率を低くし
、回線品質が不良の場合でも、再送の発生頻度を低くす
るようにしたものである。
従来、データ通信のフレーム伝送装置はｌ＋ＤＬｃ手順
により制御されデータ端末装置（Ｄａｔａ Ｔｅｒｍｉ
ｎａｌＥｑｕｉｐｍｅｎｔ 、以下、ＤＴＥという。）
とデータ回線終端値Ｗ （Ｄａｔａ Ｃ４ｒｃｕｉｔ
Ｔｅｒｍｉｎａｌ Ｅｑｕｉｐｍｅｎｔ 。
により制御されデータ端末装置（Ｄａｔａ Ｔｅｒｍｉ
ｎａｌＥｑｕｉｐｍｅｎｔ 、以下、ＤＴＥという。）
とデータ回線終端値Ｗ （Ｄａｔａ Ｃ４ｒｃｕｉｔ
Ｔｅｒｍｉｎａｌ Ｅｑｕｉｐｍｅｎｔ 。
以下、ＤＣＥという。）との間のフレーム伝送を行って
いた。）ＩＤＬＣ伝送制御手順では、ＦＣＳ誤り制御お
よび再送によるエラー回復が行われるために伝送品質の
良い通信を可能にしている。
いた。）ＩＤＬＣ伝送制御手順では、ＦＣＳ誤り制御お
よび再送によるエラー回復が行われるために伝送品質の
良い通信を可能にしている。
しかし、このような従来のフレーム伝送装置では、回線
品質不良の場合にはＦＣＳ誤り制御による再送が頻発し
伝送効率が低下する欠点があった。
品質不良の場合にはＦＣＳ誤り制御による再送が頻発し
伝送効率が低下する欠点があった。
ＦＣＳ誤り発生率が低く、回線品質が不良の場合でも、
再送の発生頻度が低く保たれ伝送効率の良いフレーム伝
送装置を提供することを目的とする。
再送の発生頻度が低く保たれ伝送効率の良いフレーム伝
送装置を提供することを目的とする。
本発明は、ハイレベルデータリンク制御手順により伝送
制御され、データ端末装置とデータ回線終端装置との間
のフレーム伝送を行うフレーム伝送装置において、フレ
ーム検査シーケンス誤り発生率に応じて一つのフレーム
を複数の短いフレームに分割して送信する分割送信手段
と、この分割されたフレームを受信して上記一つのフレ
ームに再生する受信再生手段とを含むことを特徴とする
。
制御され、データ端末装置とデータ回線終端装置との間
のフレーム伝送を行うフレーム伝送装置において、フレ
ーム検査シーケンス誤り発生率に応じて一つのフレーム
を複数の短いフレームに分割して送信する分割送信手段
と、この分割されたフレームを受信して上記一つのフレ
ームに再生する受信再生手段とを含むことを特徴とする
。
送信時には分割送信手段で一つのフレームをＦＣＳ誤り
発生率に応じたフレーム長に分割して送信する。受信時
には受信再生手段でこの分割されたフレームを受信して
元の一つのフレームに再生する。
発生率に応じたフレーム長に分割して送信する。受信時
には受信再生手段でこの分割されたフレームを受信して
元の一つのフレームに再生する。
ＦＣＳ誤り発生はフレーム長が短いほど少ないので、こ
の動作によりＦＣＳ誤り発生率を低くし、回線品質が不
良の場合でも再送の発生頻度を低くすることができる。
の動作によりＦＣＳ誤り発生率を低くし、回線品質が不
良の場合でも再送の発生頻度を低くすることができる。
本発明の実施例について図面を参照して説明する。
第１図は本発明一実施例フレーム伝送装置のブロック構
成図である。
成図である。
ここで本発明の特徴とするところは、第１図に示す一点
鎖線で囲むフレーム分割再生部分である。
鎖線で囲むフレーム分割再生部分である。
すなわち、データ端末装置２１から一つのフレームがフ
レーム分割再生装置１１１に接続され、フレーム分割再
生装置１１１ では一つのフレームがＦＣＳ ｉ％り発
生率に応じて分割される。フレーム分割再生装置１１．
から分割されたフレームが回線２４を介してフレーム分
割再生装置１１□に接続され、フレーム分割再生装置１
１□では分割されたフレームが元のフレームに再生され
る。フレーム分割再生装置１１□から再生されたフレー
ムがデータ回線終端装置２２に接続され図外に送出され
る。また、図外からフレームがデータ回線終端装置２２
に入力された場合にも同様にしてデータ回線終端装置２
２からフレームが分割再生されてデータ端末装置２１に
接続される。
レーム分割再生装置１１１に接続され、フレーム分割再
生装置１１１ では一つのフレームがＦＣＳ ｉ％り発
生率に応じて分割される。フレーム分割再生装置１１．
から分割されたフレームが回線２４を介してフレーム分
割再生装置１１□に接続され、フレーム分割再生装置１
１□では分割されたフレームが元のフレームに再生され
る。フレーム分割再生装置１１□から再生されたフレー
ムがデータ回線終端装置２２に接続され図外に送出され
る。また、図外からフレームがデータ回線終端装置２２
に入力された場合にも同様にしてデータ回線終端装置２
２からフレームが分割再生されてデータ端末装置２１に
接続される。
このような構成のフレーム伝送装置の動作について説明
する。第１図において、フレーム分割再生装置１１．．
１１□を）！ＤＬＣ手順で伝送制御されるデータ端末装
置１ｉｉＥ２１およびデータ回線終端装置２２の外付は
装置とすることにより、データ端末装置２１およびデー
タ回線終端装置２２の従来の機能に何ら影響を与えるこ
となく回線２４上で伝送されるフレームの分割再生機能
を果たす。
する。第１図において、フレーム分割再生装置１１．．
１１□を）！ＤＬＣ手順で伝送制御されるデータ端末装
置１ｉｉＥ２１およびデータ回線終端装置２２の外付は
装置とすることにより、データ端末装置２１およびデー
タ回線終端装置２２の従来の機能に何ら影響を与えるこ
となく回線２４上で伝送されるフレームの分割再生機能
を果たす。
第２図は本発明のフレーム伝送装置のフレーム分割再生
装置のブロック構成図である。第３図は本発明のフレー
ム伝送装置のフレーム分割を示す図である。第２図にお
いて、１２はＨＤＬＣ伝送制御回路、１３は送受信制御
回路、１４はフレーム分割制御回路、１５はフレーム再
生制御回路、１６はＦＣＳ’誤り発生率表示カウンタで
ある。第３図において、３１はＨＤＬＣ手順のフレーム
、３２はフレーム分割再生装置１１による被分割フレー
ム、３３はＨＤＬＣ手順と同様のフラグシーケンス、３
４は分割シーケンス番号を含むコントロール・フィール
ド、３５は情報フィールドおよび３６はＨＤＬＣ手順と
同様のＦＣＳである。
装置のブロック構成図である。第３図は本発明のフレー
ム伝送装置のフレーム分割を示す図である。第２図にお
いて、１２はＨＤＬＣ伝送制御回路、１３は送受信制御
回路、１４はフレーム分割制御回路、１５はフレーム再
生制御回路、１６はＦＣＳ’誤り発生率表示カウンタで
ある。第３図において、３１はＨＤＬＣ手順のフレーム
、３２はフレーム分割再生装置１１による被分割フレー
ム、３３はＨＤＬＣ手順と同様のフラグシーケンス、３
４は分割シーケンス番号を含むコントロール・フィール
ド、３５は情報フィールドおよび３６はＨＤＬＣ手順と
同様のＦＣＳである。
第２図に示すようにフレーム分割再生装置１１は通常の
ＨＤＬＣ手順制御回路１２の中にフレーム分割制御回路
１４、フレーム再生制御回路１５および通常のＦＣＳと
同様でフレーム分割制御回路１４において付与されるＦ
ＣＳ’の誤り制御回路１６を追加した構成であり、フレ
ームの送受信制御回路１３は通常のＩＩ Ｄ Ｌ Ｃ手
順に従う。フレーム分割制御回路１４では、第３図に示
すように通常のＨＤＬＣのフレーム３１全体をデータと
見なして分割し、それらの分割されたフレームを情報フ
ィールド（Ｉ’）３５として通常のＨＤＬＣと同様なフ
ラグシーケンス（Ｆ′）３３、ＨＤＬＣ手順と同様のＦ
ＣＳ （ＦＣＳ’ ） ３６および分割する際のシーケ
ンス番号ヲ含むコントロールフィールド（Ｃ′）３４を
付与して、新たなフレームを形成して送信する。このと
きの分割方法は、ＦＣＳ （ＦＣ５’ ）３６の誤り発
生率に応じてあらかじめ設定しておいた最大１１ ＩＩ
フィールド長ａとフレーム３１のフレーム長すとを比較
して ａ＜ｂ であればフレーム３１を最大情報フィールド長ａ以下の
情報フィルードを持つフレーム３２に分割して分割シー
ケンス番号１．２、− 、をコントロールフィールド（
Ｃ’ ）３４に設定し、最終フレームだけは分割シーケ
ンス番号をＯとしておく。またａ＞ｂ のときは、分割は行わず分割シーケンス番号を０として
、分割して場合と同様に新たなフレームを形成する。一
方、被分割フレーム受信時には、ＦＣ５’誤り制御回路
１６により通常の）ＩＤＬｃ手順と同様のエラー回復処
理を行った後でフレーム再生制御回路１５にて、分割シ
ーケンス番号が「０」以外のときはフレームの復元のみ
を行い、分割シーケンス番号が「０」のときにフレーム
の復元を終了させて、再生したフレームをデータ端末装
置２１およびデータ回線終端装置２２に引き渡す。また
ＦＣ３’誤り制御回路１６にてＦＣ３’誤りが発生した
場合にはフレーム分割の際に参照するためのＦＣ５’誤
り発生率を示すＦＣ３’誤り発生率表示カウンタ１７を
更新する。
ＨＤＬＣ手順制御回路１２の中にフレーム分割制御回路
１４、フレーム再生制御回路１５および通常のＦＣＳと
同様でフレーム分割制御回路１４において付与されるＦ
ＣＳ’の誤り制御回路１６を追加した構成であり、フレ
ームの送受信制御回路１３は通常のＩＩ Ｄ Ｌ Ｃ手
順に従う。フレーム分割制御回路１４では、第３図に示
すように通常のＨＤＬＣのフレーム３１全体をデータと
見なして分割し、それらの分割されたフレームを情報フ
ィールド（Ｉ’）３５として通常のＨＤＬＣと同様なフ
ラグシーケンス（Ｆ′）３３、ＨＤＬＣ手順と同様のＦ
ＣＳ （ＦＣＳ’ ） ３６および分割する際のシーケ
ンス番号ヲ含むコントロールフィールド（Ｃ′）３４を
付与して、新たなフレームを形成して送信する。このと
きの分割方法は、ＦＣＳ （ＦＣ５’ ）３６の誤り発
生率に応じてあらかじめ設定しておいた最大１１ ＩＩ
フィールド長ａとフレーム３１のフレーム長すとを比較
して ａ＜ｂ であればフレーム３１を最大情報フィールド長ａ以下の
情報フィルードを持つフレーム３２に分割して分割シー
ケンス番号１．２、− 、をコントロールフィールド（
Ｃ’ ）３４に設定し、最終フレームだけは分割シーケ
ンス番号をＯとしておく。またａ＞ｂ のときは、分割は行わず分割シーケンス番号を０として
、分割して場合と同様に新たなフレームを形成する。一
方、被分割フレーム受信時には、ＦＣ５’誤り制御回路
１６により通常の）ＩＤＬｃ手順と同様のエラー回復処
理を行った後でフレーム再生制御回路１５にて、分割シ
ーケンス番号が「０」以外のときはフレームの復元のみ
を行い、分割シーケンス番号が「０」のときにフレーム
の復元を終了させて、再生したフレームをデータ端末装
置２１およびデータ回線終端装置２２に引き渡す。また
ＦＣ３’誤り制御回路１６にてＦＣ３’誤りが発生した
場合にはフレーム分割の際に参照するためのＦＣ５’誤
り発生率を示すＦＣ３’誤り発生率表示カウンタ１７を
更新する。
以上説明したように、本発明は、フレーム送信時にＦＣ
Ｓ’誤り発生率に応じたフレーム長に一つのフレームを
分割することにより、ＦＣＳ’誤り発生率を低下させる
ことができるために、回線品質が不良である場合でも、
再送の発生頻度が低（保たれ伝送効率の低下を防ぐこと
ができる優れた効果がある。
Ｓ’誤り発生率に応じたフレーム長に一つのフレームを
分割することにより、ＦＣＳ’誤り発生率を低下させる
ことができるために、回線品質が不良である場合でも、
再送の発生頻度が低（保たれ伝送効率の低下を防ぐこと
ができる優れた効果がある。
第１図は本発明一実施例フレーム伝送装置のブロック構
成図。 第２図は本発明のフレーム伝送装置のフレーム分割再生
装置のブロック構成図。 第３図は本発明のフレーム伝送装置のフレーム分割を示
す図。 １１・・・フレーム分割再生装置、１２・・・ＨＤＬＣ
手順制御回路、１３・・・送受信制御回路、１４・・・
フレーム分割制御回路、１５・・・フレーム再生制御回
路、１６・・・ＦＳＣ’誤り制御回路、１７・・・ＦＣ
５’誤り発生率表示カウンタ（ＰＣ３’ ＥＲＣＮＴ）
、２１・・・データ端末装置（ＤＴＥ） 、２２・・・
データ回線終端装置（ＤＣＥ）、２４・・・回線、３１
・・・ＨＤＬＣ手順のフレーム、３２・・・フレーム分
割再生装置による被分割フレーム、３３・・・）ＩＤＬ
Ｃ手順と同様のフラグシーケンス（Ｆ’）、３４・・・
分割シーケンス番号ヲ含むコントロール・フィールド（
Ｃ’）、３５・・・情報フィールド（ビ）、３６・・・
ＩＩＤＬｃ手順と同様のＦＣＳ（ＦＣＳ’ ）。 実施例 児 １ 回 １ 旦１１．１＋
１５ １’６ １３実施例フレーム分割再
生装置 尤 ２ 図
成図。 第２図は本発明のフレーム伝送装置のフレーム分割再生
装置のブロック構成図。 第３図は本発明のフレーム伝送装置のフレーム分割を示
す図。 １１・・・フレーム分割再生装置、１２・・・ＨＤＬＣ
手順制御回路、１３・・・送受信制御回路、１４・・・
フレーム分割制御回路、１５・・・フレーム再生制御回
路、１６・・・ＦＳＣ’誤り制御回路、１７・・・ＦＣ
５’誤り発生率表示カウンタ（ＰＣ３’ ＥＲＣＮＴ）
、２１・・・データ端末装置（ＤＴＥ） 、２２・・・
データ回線終端装置（ＤＣＥ）、２４・・・回線、３１
・・・ＨＤＬＣ手順のフレーム、３２・・・フレーム分
割再生装置による被分割フレーム、３３・・・）ＩＤＬ
Ｃ手順と同様のフラグシーケンス（Ｆ’）、３４・・・
分割シーケンス番号ヲ含むコントロール・フィールド（
Ｃ’）、３５・・・情報フィールド（ビ）、３６・・・
ＩＩＤＬｃ手順と同様のＦＣＳ（ＦＣＳ’ ）。 実施例 児 １ 回 １ 旦１１．１＋
１５ １’６ １３実施例フレーム分割再
生装置 尤 ２ 図
Claims (1)
- （１）ハイレベルデータリンク制御手順により伝送制御
され、データ端末装置とデータ回線終端装置との間のフ
レーム伝送を行うフレーム伝送装置において、 フレーム検査シーケンス誤り発生率に応じて一つのフレ
ームを複数の短いフレームに分割して送信する分割送信
手段と、 この分割されたフレームを受信して上記一つのフレーム
に再生する受信再生手段と を含むことを特徴とするフレーム伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001212A JPS62159540A (ja) | 1986-01-07 | 1986-01-07 | フレ−ム伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001212A JPS62159540A (ja) | 1986-01-07 | 1986-01-07 | フレ−ム伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62159540A true JPS62159540A (ja) | 1987-07-15 |
Family
ID=11495162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61001212A Pending JPS62159540A (ja) | 1986-01-07 | 1986-01-07 | フレ−ム伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159540A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478543A (en) * | 1987-09-19 | 1989-03-24 | Canon Kk | Data transmission system |
| JPH02205149A (ja) * | 1989-02-03 | 1990-08-15 | Nec Corp | Ｈｄｌｃ可変長パケットと非ｈｄｌｃ固定長パケットとの混在転送方法 |
| US6163873A (en) * | 1996-12-27 | 2000-12-19 | Kabushiki Kaisha Toshiba | Data communication method and system |
-
1986
- 1986-01-07 JP JP61001212A patent/JPS62159540A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6478543A (en) * | 1987-09-19 | 1989-03-24 | Canon Kk | Data transmission system |
| JPH02205149A (ja) * | 1989-02-03 | 1990-08-15 | Nec Corp | Ｈｄｌｃ可変長パケットと非ｈｄｌｃ固定長パケットとの混在転送方法 |
| JPH0813057B2 (ja) * | 1989-02-03 | 1996-02-07 | 日本電気株式会社 | Ｈｄｌｃ可変長パケットと非ｈｄｌｃ固定長パケットとの混在転送方法 |
| US6163873A (en) * | 1996-12-27 | 2000-12-19 | Kabushiki Kaisha Toshiba | Data communication method and system |
| WO2004093374A1 (ja) * | 1996-12-27 | 2004-10-28 | Katsumi Murano | データ通信方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346440A (en) | Advanced data link controller | |
| US5687176A (en) | Zero byte substitution method and apparatus for telecommunications equipment | |
| CA2270094C (en) | Parallel backplane physical layer interface with scalable data bandwidth | |
| CA1223650A (en) | Data communication method and circuitry | |
| JPS62159540A (ja) | フレ−ム伝送装置 | |
| US5682387A (en) | Demand assign multiplexer providiing efficient demand assign function in multimedia systems having statistical multiplexing transmission | |
| JP2874798B2 (ja) | 高速データ転送の方法とその装置 | |
| JPS60140979A (ja) | 画信号符号化および復号化の並列処理装置 | |
| JPH01302946A (ja) | コード・バイオレーション検出回路 | |
| CN115550569B (zh) | 一种音视频收发器及矩阵系统 | |
| CN115174971B (zh) | 一种音频回传方法、芯片系统及显示设备 | |
| JPH04348638A (ja) | データ伝送方法 | |
| JP2964484B2 (ja) | 画像受信方法及び画像受信装置 | |
| US5600684A (en) | Automatic identification for digital conferencing | |
| JP2581238Y2 (ja) | データ伝送装置 | |
| US20050074020A1 (en) | Method and system for improved processing of CPU intensive communications protocols | |
| JPH02298133A (ja) | データ通信方法および装置 | |
| JP2624265B2 (ja) | データ伝送装置 | |
| JPS61163757A (ja) | 高速スロツトリング方式 | |
| KR100191433B1 (ko) | T1신호 망 블럭을 간소화한 가입자 댁내 장치 | |
| JPS6038956A (ja) | デ−タ伝送方式 | |
| Govind et al. | Report: A network-interface chip for ISDN terminals | |
| JPH063925B2 (ja) | 共用チヤネルアクセス制御回路 | |
| JPS62164345A (ja) | 通信制御装置 | |
| JPS60163550A (ja) | デ−タ伝送方式 |