JPS6038947A - 通信システム - Google Patents
通信システムInfo
- Publication number
- JPS6038947A JPS6038947A JP14695583A JP14695583A JPS6038947A JP S6038947 A JPS6038947 A JP S6038947A JP 14695583 A JP14695583 A JP 14695583A JP 14695583 A JP14695583 A JP 14695583A JP S6038947 A JPS6038947 A JP S6038947A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- circuit
- channel
- code
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
（ａ） 発明の技術分野
本発明は、編終ｙ１Ｍ装置に複αの端末をバスを介して
接続し、Ｍ５バスの使用権を得るためのアクセスｆｆ１
．合１ＩＩＩｊ御信号をｎビット毎にｍビットに符号変
換することにより、至ビットを生成する様にした通信シ
ステムに関する。 （ｂ） 技術の背′ｄ サービス総ばデジタル網（Ｉ ５ＤＮ）における加入者
宅内配線形態として、配線の隔通法、拡張性にすぐれて
いるバス接続形式が有望視されている。 その例を第１図に示す。 図において、加入者線とのインターフェースとなる絹終
端装置ＮＴにはバスとなるＴａｌ、 Ｒ線に複数の加入
者端末ＴＥＩ−ＴＥｎが接続されている。 そして、’ｒｖｉ、Ｒ線の情報容量としては、２つのＢ
チャネル（６４ｋｂ／ｓ）と１つのＤチャネル（１６ｋ
ｂ／ｓ）をもつことがＣＣＩＴＴで検討されている。こ
こにＢチャネルは音声、データ等のチャネル、Ｄチャネ
ルは加入者１ａ （ＥＴ号、低速パケットデータ用のチ
ャネルである。バス形式の場ｆ６ Ｒ線（ＮＴ−４ＴＥ
）はブロードキャストによるたれながしで問題ないがＴ
線（ＴＥ−４ＮＴ）は複ｋｌ ｙ、１末がＤチャネルの
占有に関して競合する可能性があり何らかの競合制御が
必要となる。 すなわち、例えばある加入者端末に接続要求が生じた場
合、該加入者端末はＤチャネルが空き（オール゛１″が
連続している）であるか否かを検定し。 空いている場合にはＤチャネルに相手端末のアドレス等
発呼のための一連の信号をセットし、網に対して接＠要
求するために該信号を１〕チヤネルを使ってＴ、ＩＩ上
に送出しようとする。この場合発呼が同一バス線上の複
数の端末で同時に行なわれていた場合、いずれか１つの
端末のみが上記Ｄチャネル信号を正しく網へ送出可能と
するために、勝残り制御を行なっている。これは例えば
０符号と１符号が衝突した時、Ｏ符号が勝残る（ Ｔ
Ｅ ｒ ａとＴＥｂが同時にＯと１をバス上に送出した
時バス上ではＯとなる）ように決めておき：第２図の如
くＮＴにおいてＴ線から入力されたＤチャネルのビット
をＲｉにＥチャネルのビットとして折返し。 各ＴＥではこのＥチャネルのビット（エコーＤビット、
Ｅビット）を自己が直前に送出したＤチャネルのビット
と比較し、自己の出した符号と一致していれば次の ビ
ットをＤチャネルに出しつづけ、そうでなｉれば送出を
止めるというものである◎この場会競合制御は
接続し、Ｍ５バスの使用権を得るためのアクセスｆｆ１
．合１ＩＩＩｊ御信号をｎビット毎にｍビットに符号変
換することにより、至ビットを生成する様にした通信シ
ステムに関する。 （ｂ） 技術の背′ｄ サービス総ばデジタル網（Ｉ ５ＤＮ）における加入者
宅内配線形態として、配線の隔通法、拡張性にすぐれて
いるバス接続形式が有望視されている。 その例を第１図に示す。 図において、加入者線とのインターフェースとなる絹終
端装置ＮＴにはバスとなるＴａｌ、 Ｒ線に複数の加入
者端末ＴＥＩ−ＴＥｎが接続されている。 そして、’ｒｖｉ、Ｒ線の情報容量としては、２つのＢ
チャネル（６４ｋｂ／ｓ）と１つのＤチャネル（１６ｋ
ｂ／ｓ）をもつことがＣＣＩＴＴで検討されている。こ
こにＢチャネルは音声、データ等のチャネル、Ｄチャネ
ルは加入者１ａ （ＥＴ号、低速パケットデータ用のチ
ャネルである。バス形式の場ｆ６ Ｒ線（ＮＴ−４ＴＥ
）はブロードキャストによるたれながしで問題ないがＴ
線（ＴＥ−４ＮＴ）は複ｋｌ ｙ、１末がＤチャネルの
占有に関して競合する可能性があり何らかの競合制御が
必要となる。 すなわち、例えばある加入者端末に接続要求が生じた場
合、該加入者端末はＤチャネルが空き（オール゛１″が
連続している）であるか否かを検定し。 空いている場合にはＤチャネルに相手端末のアドレス等
発呼のための一連の信号をセットし、網に対して接＠要
求するために該信号を１〕チヤネルを使ってＴ、ＩＩ上
に送出しようとする。この場合発呼が同一バス線上の複
数の端末で同時に行なわれていた場合、いずれか１つの
端末のみが上記Ｄチャネル信号を正しく網へ送出可能と
するために、勝残り制御を行なっている。これは例えば
０符号と１符号が衝突した時、Ｏ符号が勝残る（ Ｔ
Ｅ ｒ ａとＴＥｂが同時にＯと１をバス上に送出した
時バス上ではＯとなる）ように決めておき：第２図の如
くＮＴにおいてＴ線から入力されたＤチャネルのビット
をＲｉにＥチャネルのビットとして折返し。 各ＴＥではこのＥチャネルのビット（エコーＤビット、
Ｅビット）を自己が直前に送出したＤチャネルのビット
と比較し、自己の出した符号と一致していれば次の ビ
ットをＤチャネルに出しつづけ、そうでなｉれば送出を
止めるというものである◎この場会競合制御は
【ビット
毎に行なうため、第２図にボ１−ようにＤ−チャネルは
分散配置とする必要がある◇ （ｃ） 従来方式の問題点 上記エコーＤビットによる勝残り方式を行なうためには
一矢検出が鋪実に行なえる符号が望ましく、この点ＡＭ
Ｉ符号が適しておりＣＣＩＴＴＦも勧告化の方向にある
。このＡ Ｍ Ｉ ｌ？Ｊ・号を１）１■提とした場合
、ＡＭｌイ；ｊ’−号は自己ビットのみで直流バランス
をとることはできす、バランスビットの挿入が必要にな
る。特にｉ’Ｅ−４ＮＴ方向ではチャネル毎に送出端末
が異なるため各チャネル毎に直流バランスをとる必要が
ある０従って１ビツトのＤチャネルにも１ビツトのバラ
ンスヒツトを挿入しなければならず、Ｄチャネルの分散
配置の場合多くのビット数が必要になるという問題かあ
る◇第３図に４８ビツト／フレーム（２５０μＢ周期）
の場合のＤチャネルの分散配置によるフレーム構成例を
示す０第３図より明らかなように’ｒＥ−４ＮＴ方向で
はＤチャネルに関してバランスビットを含めて８ビツト
費しでおり、フレームＦとＢ十Ｂ十り以外ζこは例も送
ることができない〇一方ＮＴ−ＴＢ間インターフェース
の要求条件としてＢ十Ｂ＋Ｄ以外ｌこ保守、試゛験等に
使用できるスペアチャネルＳの確保があり、ｌ’ｌらか
の工夫が必要である〇（直流バランスビットを削ってス
ペアビットを確保することも考えられるが伏込特性の劣
化をまねくので好ましくない） （ｄ） 発明の目的 本発明は、Ｄチャネルに費やすヒラｌを減少させてスペ
アビットを確保できる通信方式を提供することを目的と
する。 （ｅ） 発明の構成 上記本発明の目的は、本発明によれば、網終端装置と複
数の端末とをバスにより接続し、該端末から送出される
該バスの使用槓を得るためのアクセス競合制御信号を該
網終端装置で各端末へ折り返えし、各端末では送出した
アクセス競合制御信号と受信したアクセス競合制御信号
とを比較し、一致した場合には次のアクセス競合制御信
号を送出する様にした通信システムにおいて、ｎビット
のアクセス競合制御信号毎に勝残り制御を矛盾なく行な
える様にｍピッ） （ｎ＜ｍ）の符号に変換する様にし
たことを特徴とする通信７ステムによって達成される。 （ｆ） 発明の実施例 以下本発明を寅施例に基づいて詳細に１３１１明する。 従来の問題点は、勝残り制御を１ビツト毎に行なうこと
に起因している＠本発明はこの制御を２ビツト毎に行な
う（符号変換後で言えば３ビツトｔｈ）に行なうもので
ある。衝突時の勝残り論理を０×１→０（”０”符号と
”ｌ″符号衝突した時に０”が勝つことを表わす）とし
た場１２ビットの筋残り論理は ００Ｘ（００ｏｒ０１ｏｒＬＯｏｒｌｌ）−＋０Ｏ０１
Ｘ（ＯＬｏｒｌｌ） →０１ ｏｔｘ ｔｏ →００ １０Ｘ（１０ｏｒｌＬ） →１Ｏ ｔｔｘ ｔｔ →１１ きなり、原勾・号の才まではｏｔｘｔｏの場合、正しい
制御を行なえない（０＊、ｔｏともに負ける）０そこで
例えば次のような符号変換を施す０１）１）Ｌ）’Ｄ ００→ｏｏｏ ｏｏｏ→００ ０１→ｏｏｔ ｏｏｔ→０１ １０→ｏｔｔ ｏｔｔ→１０ １１→１１１ １１１→１１ 符号変換例（１） ＤＤＤ’Ｄ ００→Ｏ１ｌ ｏＸＸ→００ ０１−＋１０１ ＬＯＸ−＋ＯＬＸ：ｄｏｔｔｃａｒｅ
ｌＯ→ｔｔｏ ｔｔｏ→１Ｏ １１→１１１ １１１→１１ 符号変換例（２） このような祠号化（Ｄ−＋Ｄ’）、復刊化（Ｄ’−Ｄ）
を行なうことにより勝残り制御は矛盾なく行なわれる０
（符号変換法には他の組合せも篤えられる）不発明を
用いたフレーム構成の一例を第４図に示ず０第４図は第
３図に比べてＤチャネルに関するビットＨは減っていな
いが（（１＋ｌ ） ｘ ４→（Ｌ＋３）Ｘ２）Ｂチャ
ネルを１６ビツトずつ才とめて送るこ吉かできるため、
ＴＥ−ＮＴ力方向２ビツトの余裕が生じ、２Ｂ＋Ｄの池
にスペアチャネルの確保が可能となる〇 以下１１体例により品゛、明する。 第５図（ａ）（ｂ）は′ＦＥ及びＮＴの具し例を示し、
図中ＡＤ １ 、 ＡＤ ２１：Ｊ Ｌビット付加回路
、ＭＵＸｌ、。 ＭＵＸ２は多重化回路、ＤＩＶＩＬＪＸ ｌ 、 ＤＭ
ＵＸ２は多重分離回１酪、ＣｔＪＮｌ、ＣＯＮ２．Ｃ０
Ｎ３は符号変換回路、ＳＦＩ、ＳＦ’２はンフトレジス
〃％ ＦＧＬ。 ＦＧ２はフレーム作成回路、ＣＧ１．ＣＧ２はクロック
回路、ＤＲＶＬ、ＤＲＶ２はドライバ、Ｒ１゜Ｒ２はレ
ンーバ、ＰＬＬは位相同期回路、ＩＤは空検出回路、Ａ
ＮＤはアントゲ−）、ｌｉ”Ｆはフリップフロップ、Ｏ
Ｒはオアゲート、Ｆ’Ｓはフレーム同期回路であるＣ まず（ａｔ図のＴＥについて説明する。 Ｒ線からのデータをレノーバｌζで受け、その出力は多
重分離回路り、ＭＵＸｌ、位相同期回路ＰＬＬ・フレー
ム同期回路ＦＳに入力される＠ 位相間期回路ＰＬＬは、受信データ中よりクロックを抽
出し、ブレーム同期回路ＦＳ及びクロック回路ＣＧＩに
入力し、クロック回路ＣＧＩは位相同期回路ＰＬＬ及び
フレーム同期回路Ｆ Ｓからの信号に同期した各種クロ
ックを出力する。 又多１分離回路ＤＭＵＸＬはＤチャネル、Ｂ（旧。 Ｂ２）チャネル、スペアチャネルを分離し出力する。 Ｅビットは符号変換回路ＣＯＮ２により復号し。 Ｅ′ビットとして、アンドゲートＡＮＤの一方に入力す
る。 アントゲ−１−ＡＮＤの他方には、Ｄビットを符号変換
回路Ｃ０Ｎ１により符号変換した３ビツト（７）Ｄ ビ
ットを入力し、比較を行なう・一致した時はアンドゲー
トＡＮＤの出力をそのままオアゲートＯＲを介して、Ｌ
ビット付加回路ＡＤＩに入力する◇不一致の場合はオア
ゲー？ ＯＲの出力を１に固定するためＤ′ビットとア
ンドゲートＡＮＤの出力をＦＯＲゲートに入力し、その
出力をフリップフロップＦＦにセットする。 フリップフロップＦＦはＥチャネルが空であることを空
検出回路ＩＤが検出した時リセットされるＯ Ｌビット付加回路ＡＤはフレーム作成回路からのフレー
ムＦ、及びＢｌ、 Ｂ２チャネルサービスチャネルＳ、
Ｄ’チャネルにＬビットを付加し、多重回路ＭＵＸ１に
入力する０ここで多重化された各チャネルの１Ｒ号はド
ライバＤＲＶＩを介し、Ｔ線に送出される。 次にＮＴに一ついて説明すると、し７−バＲ２からの受
信フレームを多重分離回路ＤＭＵＸ２で分離し％ Ｄ’
チャネルについては、符号変換回路Ｃ０Ｎ３により符号
変換し、シフトレジスタＳＦ２を介し、多重化回路ＭＵ
Ｘｌに入力する。 多重化回路には、Ｄチャネル、Ｂ１．Ｂ２チャネル、Ｓ
チャネルの信号及フレームイ３号Ｆを多重化し％Ｌピッ
トイ；】加回路ＡＤ２によりＬビットを付加し、ドライ
バを介してＲ線へ送出する〇第６図（ａ）、（ｂ）に符
号変換例（１）に対応する符号変換回路の一例を示す◎ （＆）図は、第５図（ａ）の符号変換回路を、（ｂ１図
は第５図（ｂ）の符号変換回路を示すＱ （ａ）図において、Ｄチャネル又はＥチャネルσ）信号
は直並列変換回路Ｓ／Ｐにより並列とし、ラッチ回路Ｒ
１を介しアントゲ−）ＡＮＤＩ、オアゲートＯＲＩに組
合せて入プル、そＱ）出力を並直列変換回路Ｐ／Ｓで直
列信号に変換し出力する〇一方（ｂ）図ニおいて＆Ｄ’
チャネルの信号は直並列変換回路Ｓ／Ｐにより３ビツト
の並列４８号ＩＱ変換した後ラッチ回路Ｒ２によりラッ
チする。そして、ビットｄ５はインバータＩＮＶにより
反転した後ナントゲートＮＡＮＤへ、ビットｄ６．ｄ７
ｉこついては直接ナンドゲー） ＮＡＮＤに入力し、ビ
ットｄ６はｄ８として直接、ナントゲート出力はビット
ｄ７との論理積をとりビットｄ９として並直変換回路Ｐ
／Ｓに入力するＯ （ｇ） 発明の効果 以上に説明したように本符号変換方式を用いれば、ＮＴ
−ＴＥ間ババス接続インタフェースおけるフレーム構成
として、完全な直流バランスを保証し、かつスペアビッ
トを確保できるものが実現可
毎に行なうため、第２図にボ１−ようにＤ−チャネルは
分散配置とする必要がある◇ （ｃ） 従来方式の問題点 上記エコーＤビットによる勝残り方式を行なうためには
一矢検出が鋪実に行なえる符号が望ましく、この点ＡＭ
Ｉ符号が適しておりＣＣＩＴＴＦも勧告化の方向にある
。このＡ Ｍ Ｉ ｌ？Ｊ・号を１）１■提とした場合
、ＡＭｌイ；ｊ’−号は自己ビットのみで直流バランス
をとることはできす、バランスビットの挿入が必要にな
る。特にｉ’Ｅ−４ＮＴ方向ではチャネル毎に送出端末
が異なるため各チャネル毎に直流バランスをとる必要が
ある０従って１ビツトのＤチャネルにも１ビツトのバラ
ンスヒツトを挿入しなければならず、Ｄチャネルの分散
配置の場合多くのビット数が必要になるという問題かあ
る◇第３図に４８ビツト／フレーム（２５０μＢ周期）
の場合のＤチャネルの分散配置によるフレーム構成例を
示す０第３図より明らかなように’ｒＥ−４ＮＴ方向で
はＤチャネルに関してバランスビットを含めて８ビツト
費しでおり、フレームＦとＢ十Ｂ十り以外ζこは例も送
ることができない〇一方ＮＴ−ＴＢ間インターフェース
の要求条件としてＢ十Ｂ＋Ｄ以外ｌこ保守、試゛験等に
使用できるスペアチャネルＳの確保があり、ｌ’ｌらか
の工夫が必要である〇（直流バランスビットを削ってス
ペアビットを確保することも考えられるが伏込特性の劣
化をまねくので好ましくない） （ｄ） 発明の目的 本発明は、Ｄチャネルに費やすヒラｌを減少させてスペ
アビットを確保できる通信方式を提供することを目的と
する。 （ｅ） 発明の構成 上記本発明の目的は、本発明によれば、網終端装置と複
数の端末とをバスにより接続し、該端末から送出される
該バスの使用槓を得るためのアクセス競合制御信号を該
網終端装置で各端末へ折り返えし、各端末では送出した
アクセス競合制御信号と受信したアクセス競合制御信号
とを比較し、一致した場合には次のアクセス競合制御信
号を送出する様にした通信システムにおいて、ｎビット
のアクセス競合制御信号毎に勝残り制御を矛盾なく行な
える様にｍピッ） （ｎ＜ｍ）の符号に変換する様にし
たことを特徴とする通信７ステムによって達成される。 （ｆ） 発明の実施例 以下本発明を寅施例に基づいて詳細に１３１１明する。 従来の問題点は、勝残り制御を１ビツト毎に行なうこと
に起因している＠本発明はこの制御を２ビツト毎に行な
う（符号変換後で言えば３ビツトｔｈ）に行なうもので
ある。衝突時の勝残り論理を０×１→０（”０”符号と
”ｌ″符号衝突した時に０”が勝つことを表わす）とし
た場１２ビットの筋残り論理は ００Ｘ（００ｏｒ０１ｏｒＬＯｏｒｌｌ）−＋０Ｏ０１
Ｘ（ＯＬｏｒｌｌ） →０１ ｏｔｘ ｔｏ →００ １０Ｘ（１０ｏｒｌＬ） →１Ｏ ｔｔｘ ｔｔ →１１ きなり、原勾・号の才まではｏｔｘｔｏの場合、正しい
制御を行なえない（０＊、ｔｏともに負ける）０そこで
例えば次のような符号変換を施す０１）１）Ｌ）’Ｄ ００→ｏｏｏ ｏｏｏ→００ ０１→ｏｏｔ ｏｏｔ→０１ １０→ｏｔｔ ｏｔｔ→１０ １１→１１１ １１１→１１ 符号変換例（１） ＤＤＤ’Ｄ ００→Ｏ１ｌ ｏＸＸ→００ ０１−＋１０１ ＬＯＸ−＋ＯＬＸ：ｄｏｔｔｃａｒｅ
ｌＯ→ｔｔｏ ｔｔｏ→１Ｏ １１→１１１ １１１→１１ 符号変換例（２） このような祠号化（Ｄ−＋Ｄ’）、復刊化（Ｄ’−Ｄ）
を行なうことにより勝残り制御は矛盾なく行なわれる０
（符号変換法には他の組合せも篤えられる）不発明を
用いたフレーム構成の一例を第４図に示ず０第４図は第
３図に比べてＤチャネルに関するビットＨは減っていな
いが（（１＋ｌ ） ｘ ４→（Ｌ＋３）Ｘ２）Ｂチャ
ネルを１６ビツトずつ才とめて送るこ吉かできるため、
ＴＥ−ＮＴ力方向２ビツトの余裕が生じ、２Ｂ＋Ｄの池
にスペアチャネルの確保が可能となる〇 以下１１体例により品゛、明する。 第５図（ａ）（ｂ）は′ＦＥ及びＮＴの具し例を示し、
図中ＡＤ １ 、 ＡＤ ２１：Ｊ Ｌビット付加回路
、ＭＵＸｌ、。 ＭＵＸ２は多重化回路、ＤＩＶＩＬＪＸ ｌ 、 ＤＭ
ＵＸ２は多重分離回１酪、ＣｔＪＮｌ、ＣＯＮ２．Ｃ０
Ｎ３は符号変換回路、ＳＦＩ、ＳＦ’２はンフトレジス
〃％ ＦＧＬ。 ＦＧ２はフレーム作成回路、ＣＧ１．ＣＧ２はクロック
回路、ＤＲＶＬ、ＤＲＶ２はドライバ、Ｒ１゜Ｒ２はレ
ンーバ、ＰＬＬは位相同期回路、ＩＤは空検出回路、Ａ
ＮＤはアントゲ−）、ｌｉ”Ｆはフリップフロップ、Ｏ
Ｒはオアゲート、Ｆ’Ｓはフレーム同期回路であるＣ まず（ａｔ図のＴＥについて説明する。 Ｒ線からのデータをレノーバｌζで受け、その出力は多
重分離回路り、ＭＵＸｌ、位相同期回路ＰＬＬ・フレー
ム同期回路ＦＳに入力される＠ 位相間期回路ＰＬＬは、受信データ中よりクロックを抽
出し、ブレーム同期回路ＦＳ及びクロック回路ＣＧＩに
入力し、クロック回路ＣＧＩは位相同期回路ＰＬＬ及び
フレーム同期回路Ｆ Ｓからの信号に同期した各種クロ
ックを出力する。 又多１分離回路ＤＭＵＸＬはＤチャネル、Ｂ（旧。 Ｂ２）チャネル、スペアチャネルを分離し出力する。 Ｅビットは符号変換回路ＣＯＮ２により復号し。 Ｅ′ビットとして、アンドゲートＡＮＤの一方に入力す
る。 アントゲ−１−ＡＮＤの他方には、Ｄビットを符号変換
回路Ｃ０Ｎ１により符号変換した３ビツト（７）Ｄ ビ
ットを入力し、比較を行なう・一致した時はアンドゲー
トＡＮＤの出力をそのままオアゲートＯＲを介して、Ｌ
ビット付加回路ＡＤＩに入力する◇不一致の場合はオア
ゲー？ ＯＲの出力を１に固定するためＤ′ビットとア
ンドゲートＡＮＤの出力をＦＯＲゲートに入力し、その
出力をフリップフロップＦＦにセットする。 フリップフロップＦＦはＥチャネルが空であることを空
検出回路ＩＤが検出した時リセットされるＯ Ｌビット付加回路ＡＤはフレーム作成回路からのフレー
ムＦ、及びＢｌ、 Ｂ２チャネルサービスチャネルＳ、
Ｄ’チャネルにＬビットを付加し、多重回路ＭＵＸ１に
入力する０ここで多重化された各チャネルの１Ｒ号はド
ライバＤＲＶＩを介し、Ｔ線に送出される。 次にＮＴに一ついて説明すると、し７−バＲ２からの受
信フレームを多重分離回路ＤＭＵＸ２で分離し％ Ｄ’
チャネルについては、符号変換回路Ｃ０Ｎ３により符号
変換し、シフトレジスタＳＦ２を介し、多重化回路ＭＵ
Ｘｌに入力する。 多重化回路には、Ｄチャネル、Ｂ１．Ｂ２チャネル、Ｓ
チャネルの信号及フレームイ３号Ｆを多重化し％Ｌピッ
トイ；】加回路ＡＤ２によりＬビットを付加し、ドライ
バを介してＲ線へ送出する〇第６図（ａ）、（ｂ）に符
号変換例（１）に対応する符号変換回路の一例を示す◎ （＆）図は、第５図（ａ）の符号変換回路を、（ｂ１図
は第５図（ｂ）の符号変換回路を示すＱ （ａ）図において、Ｄチャネル又はＥチャネルσ）信号
は直並列変換回路Ｓ／Ｐにより並列とし、ラッチ回路Ｒ
１を介しアントゲ−）ＡＮＤＩ、オアゲートＯＲＩに組
合せて入プル、そＱ）出力を並直列変換回路Ｐ／Ｓで直
列信号に変換し出力する〇一方（ｂ）図ニおいて＆Ｄ’
チャネルの信号は直並列変換回路Ｓ／Ｐにより３ビツト
の並列４８号ＩＱ変換した後ラッチ回路Ｒ２によりラッ
チする。そして、ビットｄ５はインバータＩＮＶにより
反転した後ナントゲートＮＡＮＤへ、ビットｄ６．ｄ７
ｉこついては直接ナンドゲー） ＮＡＮＤに入力し、ビ
ットｄ６はｄ８として直接、ナントゲート出力はビット
ｄ７との論理積をとりビットｄ９として並直変換回路Ｐ
／Ｓに入力するＯ （ｇ） 発明の効果 以上に説明したように本符号変換方式を用いれば、ＮＴ
−ＴＥ間ババス接続インタフェースおけるフレーム構成
として、完全な直流バランスを保証し、かつスペアビッ
トを確保できるものが実現可
第１図は、本づへ明＋遇用するシステム図、第２図はエ
コービットによるＭｆｉす１ｔｉｌｌｆＡＩ方式を示す
図、第３図は従来のフレームフォーマットを示す図、第
４図は、本発明によるフレームフォーマットを示す図、
第５図（ａｌ、（ｂ）は、本発明に出いるＴＥ。 ＮＴの具体例を示す図、第６図（ａ）、（ｂ）は符号変
換回路の一例を示Ｃシ１である◇ 図中、ＮＴは網終端装置％ＴＥＩ〜ＴＥｎは加入者端末
装置である。
コービットによるＭｆｉす１ｔｉｌｌｆＡＩ方式を示す
図、第３図は従来のフレームフォーマットを示す図、第
４図は、本発明によるフレームフォーマットを示す図、
第５図（ａｌ、（ｂ）は、本発明に出いるＴＥ。 ＮＴの具体例を示す図、第６図（ａ）、（ｂ）は符号変
換回路の一例を示Ｃシ１である◇ 図中、ＮＴは網終端装置％ＴＥＩ〜ＴＥｎは加入者端末
装置である。
Claims (1)
- 網終端装置と複数の端末とをバスによりう４続し、該端
末から送出される該バスの匣用横をｆＯるためのアクセ
ス競合制御信号を該網終端装置でＪ４端末へ折り返えし
、各端末では送出したアクセス競合制御信号と受信した
アクセス堪合制イ卸信号とを比較し、一致した場ａには
次のアクセス競合制四１信号を送出する様にした通信シ
ステムにおいて、ｎビットのアクセス競合制御信号毎に
勝残り制御を矛盾なく行なえる様にｍビット（ｎ＜ｍ）
の符号に変換する様にしたことを特徴とする通信システ
ム０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14695583A JPS6038947A (ja) | 1983-08-11 | 1983-08-11 | 通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14695583A JPS6038947A (ja) | 1983-08-11 | 1983-08-11 | 通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6038947A true JPS6038947A (ja) | 1985-02-28 |
| JPH0532936B2 JPH0532936B2 (ja) | 1993-05-18 |
Family
ID=15419353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14695583A Granted JPS6038947A (ja) | 1983-08-11 | 1983-08-11 | 通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214837A (ja) * | 1985-03-20 | 1986-09-24 | Fujitsu Ltd | 端末装置 |
-
1983
- 1983-08-11 JP JP14695583A patent/JPS6038947A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214837A (ja) * | 1985-03-20 | 1986-09-24 | Fujitsu Ltd | 端末装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0532936B2 (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4157458A (en) | Circuit for use either as a serial-parallel converter and multiplexer or a parallel-serial converter and demultiplexer in digital transmission systems | |
| US4566095A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
| JP2551451B2 (ja) | ハイブリッド型時分割多重スイッチング装置 | |
| JPH02223253A (ja) | 非同期時分割多重化構成 | |
| JPS59224940A (ja) | ハイブリツドロ−カル通信網 | |
| US6356557B1 (en) | Hot insertable UTOPIA interface with automatic protection switching for backplane applications | |
| US3652802A (en) | Method of transmitting data over a pcm communication system | |
| JPS59225693A (ja) | 時分割通話路における時間スイツチ | |
| US5369635A (en) | High bit rate cell switching element in CMOS technology | |
| JPS59135946A (ja) | デイジタル同期多重変換方式 | |
| US6633573B1 (en) | Method and apparatus for generating massive interrupts in random access memory (RAM) | |
| JPS6038947A (ja) | 通信システム | |
| CN105406931A (zh) | 高速串行器/解串器通道上的时分复用数据聚合 | |
| TW437213B (en) | System and apparatus for data bus interface | |
| US6765876B2 (en) | Device for outputting communication-line data to terminal | |
| US6044088A (en) | System and circuit for telecommunications data conversion | |
| CN101599808B (zh) | 一种交叉板测试方法及系统 | |
| JPH0113663B2 (ja) | ||
| US6928083B2 (en) | CAS data processing apparatus of STM-1 interface block | |
| JPH10136477A (ja) | 時分割多重システムにおけるハイブリッド タイムスロット及びサブタイムスロット動作 | |
| JP3244665B2 (ja) | Ｔｏｎｅ及びＤＴＭＦ発生機能を備えたＡＴＭセル変換装置及びその方法 | |
| US5018141A (en) | Circuit for separating voice, data and signaling information | |
| TW591399B (en) | Bus frame protocol | |
| US20070165550A1 (en) | System and method for generating flexible time slot in internal voice mail system | |
| US6587459B1 (en) | Time slot assignment circuit |