JPS6037164A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6037164A JPS6037164A JP14476383A JP14476383A JPS6037164A JP S6037164 A JPS6037164 A JP S6037164A JP 14476383 A JP14476383 A JP 14476383A JP 14476383 A JP14476383 A JP 14476383A JP S6037164 A JPS6037164 A JP S6037164A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- silicon dioxide
- dioxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 17
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 238000001947 vapour-phase growth Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特にそのベース領域の
金属＃１線連結部（ペースボンディングバットと略す）
領域の形成方法に関する。
金属＃１線連結部（ペースボンディングバットと略す）
領域の形成方法に関する。
最近の電子機器は軽く薄く短小化され、それにともない
その電子機器に使用される一半導体装置の要求内容も小
型化、低消費電力化（低電圧駆動化）。
その電子機器に使用される一半導体装置の要求内容も小
型化、低消費電力化（低電圧駆動化）。
自動実装対応化及び低価格化がと膜上けられている。特
に低周波電力増幅用トランジスタに対しては低電圧駆動
化及び低価格化が要求される。
に低周波電力増幅用トランジスタに対しては低電圧駆動
化及び低価格化が要求される。
一般にトランジスタを低電圧駆動化するためにはトラン
ジスタのコレクターエミッタ間の飽和電圧（以下ＶＣＥ
（ｇａｔ）と略す）を下げる必要がある。
ジスタのコレクターエミッタ間の飽和電圧（以下ＶＣＥ
（ｇａｔ）と略す）を下げる必要がある。
特に低周波電力増幅用トランジスタにおいては大きなコ
レクタ電流（以下■。と略す）領域において■（Ｊ（５
ａｔ）を特に下げる必要がある。
レクタ電流（以下■。と略す）領域において■（Ｊ（５
ａｔ）を特に下げる必要がある。
一般の大工。領域において■ｃつ（ｓａｔ）を下げるた
めにはコレクタ接合に直列な抵抗（以下■モ、ｃと略す
）を下げる必要がある。■輸。を下げるためにはシリコ
ントランジスタに使用するシリコン基板のコレクタ領域
の比抵抗及びコレクタ領域の厚さ及びコレクタ面積等が
関係して来る。
めにはコレクタ接合に直列な抵抗（以下■モ、ｃと略す
）を下げる必要がある。■輸。を下げるためにはシリコ
ントランジスタに使用するシリコン基板のコレクタ領域
の比抵抗及びコレクタ領域の厚さ及びコレクタ面積等が
関係して来る。
低周波電力増幅用低電圧駆動トランジスタに使用される
シリコン基板は一般的に高濃度ｎないしはｐ型不純物を
ドーピングしたサブストレイトシリコン基板上に気相成
長方法によシ所望口ないしはｐ型不純物をドーピングし
てシリコン層を所望の厚さ成長すせたシリコンエピタキ
シャル基板が使用される。
シリコン基板は一般的に高濃度ｎないしはｐ型不純物を
ドーピングしたサブストレイトシリコン基板上に気相成
長方法によシ所望口ないしはｐ型不純物をドーピングし
てシリコン層を所望の厚さ成長すせたシリコンエピタキ
シャル基板が使用される。
前記のような低電圧駆動タイプの低周波電力増幅用トラ
ンジスタにおいてＢ’ｓｃを下げるためには活性コレク
タ領域の比抵抗（以下ρ８と略す）及び活性コレクタ領
域の厚さく以下ｔ、と略す）コレクタ接合深さく以下ｘ
Ｊｅと略す）を小さくし、コレクタ接合面積を大きくす
る必要がある。
ンジスタにおいてＢ’ｓｃを下げるためには活性コレク
タ領域の比抵抗（以下ρ８と略す）及び活性コレクタ領
域の厚さく以下ｔ、と略す）コレクタ接合深さく以下ｘ
Ｊｅと略す）を小さくし、コレクタ接合面積を大きくす
る必要がある。
しかしρ、、ｔ、、Ｘ５．等のノくラメータに対しては
コレクターベース間コレクターエミッタ間耐圧、ｈＦＥ
等の要求特性との兼ね合いがあり、無条件にρ、及びｔ
、、ｘ４゜等を小さくするのは不可能でおる。
コレクターベース間コレクターエミッタ間耐圧、ｈＦＥ
等の要求特性との兼ね合いがあり、無条件にρ、及びｔ
、、ｘ４゜等を小さくするのは不可能でおる。
従って一般的には低電圧駆動型低周波電力増幅用トラン
ジスタの設計においては他の特性の許容範囲内でコレク
ターベース接合面積を大きくするのが有利であるが、そ
の場合にトランジスタのチップサイズが大きくなシチッ
グ単価が上昇する。
ジスタの設計においては他の特性の許容範囲内でコレク
ターベース接合面積を大きくするのが有利であるが、そ
の場合にトランジスタのチップサイズが大きくなシチッ
グ単価が上昇する。
一般に拡散接合トランジスタは構造的に第１図に示すよ
うにシリコンエピタキシャル基板ｌ上にベース拡散を行
ないベース領域２を形成する。更にベース領域２中にエ
ミッタ拡散を行ないエミッタ領域３を形成する。ここで
４はシリコン酸化膜、５はベース電極で、そのベースボ
ンディングバット領域はベース領域２の上にある。また
６はエミッタ電極、７はコレクターベース接合、８はエ
ミッターベース接合である。
うにシリコンエピタキシャル基板ｌ上にベース拡散を行
ないベース領域２を形成する。更にベース領域２中にエ
ミッタ拡散を行ないエミッタ領域３を形成する。ここで
４はシリコン酸化膜、５はベース電極で、そのベースボ
ンディングバット領域はベース領域２の上にある。また
６はエミッタ電極、７はコレクターベース接合、８はエ
ミッターベース接合である。
この場合大ＩＣ電流動作のトランジスタにおいてはベー
ス領域２ヘエミツタ領域３からホール又はエレクトロン
の大きな注入が起シ、ベース領域２において電導度変調
が起ζす、エミッターベース直下のベース抵抗は大きく
な９、エミッタ電流はエミッターベース接合の周囲に集
中分布をする。
ス領域２ヘエミツタ領域３からホール又はエレクトロン
の大きな注入が起シ、ベース領域２において電導度変調
が起ζす、エミッターベース直下のベース抵抗は大きく
な９、エミッタ電流はエミッターベース接合の周囲に集
中分布をする。
したがって１定のコレクターベース接合面積のトランジ
スタにおいて大電流動作における几ＳＣを下げるために
はエミッターベース接合面積をできるだけ太きくしエミ
ッタ周囲長を長くすることによシ、あるチップサイズで
できるだけ低電圧駆動の電力増幅用トランジスタの提供
が可能となる。
スタにおいて大電流動作における几ＳＣを下げるために
はエミッターベース接合面積をできるだけ太きくしエミ
ッタ周囲長を長くすることによシ、あるチップサイズで
できるだけ低電圧駆動の電力増幅用トランジスタの提供
が可能となる。
理想的にコレクターベース接合面積内にエミッターベー
ス接合を形成する際には、コレクターベース接合とエミ
ッターベース接合間隔は特性的及びチップ製造上必要最
小間隔とするのが最も効率的である。
ス接合を形成する際には、コレクターベース接合とエミ
ッターベース接合間隔は特性的及びチップ製造上必要最
小間隔とするのが最も効率的である。
しかし一般にトランジスタとして電子機器に組込む際に
は、トランジスタチップを外囲器に組み込んだものを使
用する。従ってトランジスタチップを外囲器に組み込む
際には外囲器のリードとトランジスタチップのエミッタ
・ベース領域を金属細線によ多連結するためトランジス
タチップのエミッタ・ベース領域には金属細線で連結す
るための面積が必要である。この場合低電圧駆動電力増
幅用トランジスタにおいては低電圧駆動化のためエミッ
ターベース接合をコレクターベース接合面項内最大許容
一杯に形成した場合にはベース領域の金属細線連結部領
域の確保が問題となる。
は、トランジスタチップを外囲器に組み込んだものを使
用する。従ってトランジスタチップを外囲器に組み込む
際には外囲器のリードとトランジスタチップのエミッタ
・ベース領域を金属細線によ多連結するためトランジス
タチップのエミッタ・ベース領域には金属細線で連結す
るための面積が必要である。この場合低電圧駆動電力増
幅用トランジスタにおいては低電圧駆動化のためエミッ
ターベース接合をコレクターベース接合面項内最大許容
一杯に形成した場合にはベース領域の金属細線連結部領
域の確保が問題となる。
本発明はペースボンディングバット領域に金属細線を連
結する際に外部より加える熱的機械的ストレスに対する
強度を増しエミッターベース間の短絡等の問題を解決し
、トランジスタのチップを大きくせず、低価格の低電圧
駆動電力増幅用トランジスタを提供するものである。
結する際に外部より加える熱的機械的ストレスに対する
強度を増しエミッターベース間の短絡等の問題を解決し
、トランジスタのチップを大きくせず、低価格の低電圧
駆動電力増幅用トランジスタを提供するものである。
本発明によるとシリコン基板中へＰ型もしくはＮ型不純
物を拡散し、ベース領域およびエミッタ領域を形成し、
該エミッタ領域の一部に、熱酸化法による二、酸化シリ
コン膜を形成した後、二酸化シリコン膜の厚さが１．０
μｍ以上となるよう気相生長法により二酸化シリコン膜
を形成し、ペースボ／ディング領域用電極を前記エミッ
タ領域上の二酸化シリコン膜上に形成することを特徴と
する半導体装置の製造方法が得られる。
物を拡散し、ベース領域およびエミッタ領域を形成し、
該エミッタ領域の一部に、熱酸化法による二、酸化シリ
コン膜を形成した後、二酸化シリコン膜の厚さが１．０
μｍ以上となるよう気相生長法により二酸化シリコン膜
を形成し、ペースボ／ディング領域用電極を前記エミッ
タ領域上の二酸化シリコン膜上に形成することを特徴と
する半導体装置の製造方法が得られる。
以下本発明の一実施例を図面を８照して説明する。第２
図は本発明によって得た半導体装置の一実施例の断面図
で、クリコンエピタキシャル基板ｌ上にベース拡散を行
ないベース領域２を形成する。更にベース領域ｚ中にエ
ミッタ拡散を行ないエミッタ領域３を形成する。しかる
後全面に熱酸化膜９を形成しエミッタ領域部にベースポ
ンディングパッド領域５′形成に必要な二酸化シ’Ｊコ
ン膜９を残してエミッタ及びベースコンタクト窓あけ、
更に気相成長法によ゛シ二酸化ジグコシ膜９を形成し膜
厚を１μｍ以上として、更にエミッタ領域部３０ベース
ボンディングバット領域５′のコレクタ領域ｌの表面、
コレクターベース接合部１７の表面エミッターベース接
合部１８の表面の二酸化シリコン膜９を残してエミッタ
及びベースのコンタクト窓あけを行ない、エミッタ及び
ベースのアルミニウム電極６，５を形成する。特にエミ
ッタ領域に形成されるベースボッディングバットのため
の二酸化ゾ）コン膜９の厚さを１μｍ以上にすることに
よシベースボンディングバット領域５′に金属細線を連
結する際に外部より加える熱的機械的ストレスに対する
強度を増し、エミッターベース間の短絡等の問題を解決
しベレットサイズを大きくすることなく低電圧駆動可能
な電力増幅用トランジスタを安価に供給可能となる。
図は本発明によって得た半導体装置の一実施例の断面図
で、クリコンエピタキシャル基板ｌ上にベース拡散を行
ないベース領域２を形成する。更にベース領域ｚ中にエ
ミッタ拡散を行ないエミッタ領域３を形成する。しかる
後全面に熱酸化膜９を形成しエミッタ領域部にベースポ
ンディングパッド領域５′形成に必要な二酸化シ’Ｊコ
ン膜９を残してエミッタ及びベースコンタクト窓あけ、
更に気相成長法によ゛シ二酸化ジグコシ膜９を形成し膜
厚を１μｍ以上として、更にエミッタ領域部３０ベース
ボンディングバット領域５′のコレクタ領域ｌの表面、
コレクターベース接合部１７の表面エミッターベース接
合部１８の表面の二酸化シリコン膜９を残してエミッタ
及びベースのコンタクト窓あけを行ない、エミッタ及び
ベースのアルミニウム電極６，５を形成する。特にエミ
ッタ領域に形成されるベースボッディングバットのため
の二酸化ゾ）コン膜９の厚さを１μｍ以上にすることに
よシベースボンディングバット領域５′に金属細線を連
結する際に外部より加える熱的機械的ストレスに対する
強度を増し、エミッターベース間の短絡等の問題を解決
しベレットサイズを大きくすることなく低電圧駆動可能
な電力増幅用トランジスタを安価に供給可能となる。
本発明によると以上説明したように、トランジスタのチ
ップを大きくせず、低価格で低電圧駆動電力増幅用トラ
ンジスタを得られる効果がある。
ップを大きくせず、低価格で低電圧駆動電力増幅用トラ
ンジスタを得られる効果がある。
第１図は従来の電力増幅用トランジスタの断面図、第２
図は本発明によって得た電力増幅用トランジスタの一実
施例の断面図である。 ｌ・−・・・・シリコン基板コレクタ部、２・・・・１
ベース領域、３・・・・・・エミッタ領域、５・・・・
・・ベース電極、５′・・・・−ベースボンディングバ
ット領域、６・・・・・・エミッタ電極、４，９・・・
・・・二酸化；’Ｊ：１４ ’ｉ・・・・−：２ Ｌ／
ｌ ｐ −ベース接合、８・・・・・・エミッターベ
ース接合。
図は本発明によって得た電力増幅用トランジスタの一実
施例の断面図である。 ｌ・−・・・・シリコン基板コレクタ部、２・・・・１
ベース領域、３・・・・・・エミッタ領域、５・・・・
・・ベース電極、５′・・・・−ベースボンディングバ
ット領域、６・・・・・・エミッタ電極、４，９・・・
・・・二酸化；’Ｊ：１４ ’ｉ・・・・−：２ Ｌ／
ｌ ｐ −ベース接合、８・・・・・・エミッターベ
ース接合。
Claims (1)
- シリコン基板中−・Ｐ型もしくはＮ型不純物を拡散し、
ベース領域およびエミッタ領域を形成し、該エミッタ領
域の一部に熱酸化法による二酸化シリコン膜を形成した
後、二酸化シリコン膜の厚さが１．０μｍ以上となるよ
う気相生長法により二酸化シリコン膜を形成し、ベース
領域の金属細線連結部領域を前記エミッタ領域上の二酸
化シリコン膜上に形成することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14476383A JPS6037164A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14476383A JPS6037164A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037164A true JPS6037164A (ja) | 1985-02-26 |
Family
ID=15369834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14476383A Pending JPS6037164A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037164A (ja) |
-
1983
- 1983-08-08 JP JP14476383A patent/JPS6037164A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3432708B2 (ja) | 半導体装置と半導体モジュール | |
| US4199860A (en) | Method of integrating semiconductor components | |
| JPH049378B2 (ja) | ||
| WO1984001053A1 (en) | Semiconductor device | |
| JPS6037164A (ja) | 半導体装置の製造方法 | |
| US4141136A (en) | Method of fabricating semiconductor devices with a low thermal resistance and devices obtained by the method | |
| JPH02130868A (ja) | 半導体装置 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| JPH0583190B2 (ja) | ||
| JPH06310658A (ja) | 半導体集積回路装置 | |
| JPH0462927A (ja) | 半導体装置 | |
| JP2001230392A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH0621355A (ja) | 半導体装置 | |
| JPS6128224B2 (ja) | ||
| JPS6222451A (ja) | 半導体基板のｐｎ接合アイソレ−シヨン方法 | |
| JPH0547780A (ja) | 半導体装置 | |
| JPS61198777A (ja) | 半導体装置 | |
| JPH06188307A (ja) | 半導体装置 | |
| JPS6353712B2 (ja) | ||
| JPH0567624A (ja) | 半導体装置 | |
| JPH02159040A (ja) | 半導体装置 | |
| JPS6252466B2 (ja) | ||
| JPS6194378A (ja) | 半導体装置 | |
| JPS58212171A (ja) | 半導体装置 |