JPS6035853B2 - ディジタル演算処理形周波数可変発振器 - Google Patents

ディジタル演算処理形周波数可変発振器

Info

Publication number
JPS6035853B2
JPS6035853B2 JP53133133A JP13313378A JPS6035853B2 JP S6035853 B2 JPS6035853 B2 JP S6035853B2 JP 53133133 A JP53133133 A JP 53133133A JP 13313378 A JP13313378 A JP 13313378A JP S6035853 B2 JPS6035853 B2 JP S6035853B2
Authority
JP
Japan
Prior art keywords
vector
output vector
input
error
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53133133A
Other languages
English (en)
Other versions
JPS5560309A (en
Inventor
重之 海上
和雄 村野
文雄 天野
能一 伊藤
紀明 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53133133A priority Critical patent/JPS6035853B2/ja
Publication of JPS5560309A publication Critical patent/JPS5560309A/ja
Publication of JPS6035853B2 publication Critical patent/JPS6035853B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 本発明はディジタル演算処理形周波数可変発振器(化下
DFCOと称する)に関するものである。
従釆のDFCOは位相誤差情報によって自走している発
振器クロックの間引や挿入や発振周波数の切替えなどに
よって実現されていた。しかしこれらはランダムロジッ
クで構成されているためハードウェア構成上独立のもの
として扱わなければならなかった。ところでディジタル
フィル夕や変復調器のようにディジタル演算によるデー
タ処理がさかんに行なわれる装置では乗算などの算術演
算が中心となるために乗算器などを時分割使用した処理
効率を高めることが可能である。DFCOにおいてもこ
れを算術演算処理に帰着させてディジタルフィル夕など
のデータ処理と同等に扱えばハードウェアの単純化、多
重処理による簡単化がはかれる。また単体として考える
場合も乗算器などの多重利用ができるばかりでなく算術
演算機能の性質上ランダムロジックに比べて整然として
回路構成が実現できる。DFCOは同期系において入力
周波数、位相とDFCOの発振周波数、位相の誤差信号
により発振周波数、位相を補正する機能を有した発振器
である。
発振機能を実現するにはいくつかの方法があるがその1
つは複素平面上を一定速度で回転するベクトルの実部あ
るいは虚部のいずれかの成分として実現することができ
る。以下DFCOについて説明する。秦算等の算術演算
により発振器を作るためには複秦平面ベクトルを考慮し
てサンプリング周期(1/ナS)ごとに適当なべクトル
ej少を乗ずればよい。
すなわちY(nT)=A(m)・ejのnT)XeJ○
=A(nT)・ejのnr)十や)=A。
ej(の◇)=A。ej(俗+n少)となり振幅A。が
一定にして発振周波数ナ。sc=ナsJ/2mできまる
発振周波数が得られる。これを周波数変調などの送信部
に適用するときJはの(nT)とは独立に予め決められ
た値に設定することができるが同期系システムの受信部
に適用するときデータの周波数・位相と一致せればなら
ず仇まの(nT)と独立にはなり得ない。
つまり時刻nTにおける誤差を補正するために誤差ベク
トル○=◇。十△○(中)三あM)(ここに?。
は本来の回転角度、△中仙)は時刻(nT)でのの(n
T)とデータとの位相差)を新らしい回転量として与え
なければならない。誤差ベクトルは0を基準とした量で
表わされるため、時刻(n+1)Tでのベクトルの絶対
位相値を補正するためには時刻nTでのベクトルにこの
誤差の上積みをしなければならない。従来のDFCOで
はカウンタやROMなどの個別のハードウェアを用いた
り正弦波の3角近似などを行なっていたが前述のごとく
回路規模、精度の点で望ましくない。本発明の目的はこ
れを算術演算処理に帰着させてディジタルフィル夕など
のデータ処理と同等に扱いハードウェアの単純化、多重
処理による簡単化をはかれるようにしたDFCOを提供
することにある。
さらに本発明の目的は単体として考える場合にも乗算器
などの多重利用ができるばかりでなく算術演算機能の性
質上ランダムロジックに比べて整然とした回路構成を有
するDFCOを提供することにある。
本発明によれば出力ベクトルと入力ベクトルとの乗算を
行ないその乗算により得られたベクトルと前記出力ベク
トルとの加算を行なうことにより前記出力ベクトルに回
転をあたえ、前記入力ベクトルを可変にすることにより
前記出力ベクトルの回転速度を変化せしめ前記出力ベク
トルの実部および虚部の同期を変化させるようにしたこ
とを特徴とするディジタル演算処理形周波数可変発振器
が提案される。
さらに本発明によれば出力ベクトルを90o回転してこ
の90o回転したベクトルと入力スカラー量との乗算を
行ないその乗算により得られたベクトルと前記出力ベク
トルとの加算を行なうことにより前記出力ベクトルに回
転をあたえ前記入力スカラー量を可変にすることにより
前記出力ベクトルの回転速度を変化せしめ、且つ前記出
力ベクトルの絶対値と基準値との誤差を抽出し前記誤差
を入力として前記出力ベクトルの振幅を制御し、前記出
力ベクトルの美都および虚部の周期を変化させるように
したことを特徴とするディジタル演算処理形周波数可変
発振器が提案される。
以下本発明にかかるDFCOの実施例について図面によ
り詳細に説明する。
第1図は本発明にかかるDFCOの一実施例のブロック
図であって入力信号すなわち入力する誤差ベクトルと出
力ベクトルの乗算を行なう乗算器1と、乗算器1の出力
と出力ベクトルとの加算を行なう加算器2と、加算器2
に後続される積分器3を含んで構成される。
なお入力する誤差ベクトルEは一般に位相誤差のほかに
振幅誤差も含むため新たにE=Cei○ とする。
DFCOの出力ベクトルをY(nT)=A(nT)ej
のnT)としこれを誤差ベクトルEに依存した回転量を
あたえるためにY(nT)にEを乗じたものとY(nT
)との和Y(n′T)を考えるとY(n′T)=A(m
)ejのnT)十CejOA(nT)ejのnT) =A(nT)ejのnT)(1十Cej○)
(1’第(1}式を極座標表示すればY(nT)=kA
(n,)ej(のnT)+8)ここにkニノ1十C2十
2CcoSの8=ねn−1.≦き器害◇ となり A(nr)=kA((n−,)T) の(nT)ニの((n‐,)T+8) から Y′くnT)=knA(nT)ej(の十n8)
■が導かれる。
これはサンプル毎に振幅をk倍し位相を8分補正して新
らしいDFCOの出力ベクトルが与えられることを示す
から実部もしくは虚部をとり出すことにより誤差に追随
した余(正)弦波が得られる。発振周波数は1回の回転
角度が本in−・(C/泌)であ仇らナ。的=舎.Si
n−・(C/泌)で表わされる。この方式によるハード
ウェアの詳細な接続図を第2図に示す。なお第2図にお
いてCejJ、A(nT)ejのnT)を複素演算を行
なう上で都合のよい下式の表現に書き直す。CejJニ
CR+jC1、 A(nT)eiのnT)三AR十jA 第2図において、CRを乗算器5および8に入力しCI
を乗算器6および7へ入力する。
一方出力ベクトルARを乗算器5および6へ入力し、A
Iを乗算器7および8へ入力する。さらに乗算器5およ
び7の出力を減算器9によって減算し、乗算器6および
8の出力を加算器1川こよって加算すれば減算器9の出
力XRおよび加算器10の出力×1は次式にて表わされ
る。XR=CRAR−CIAI ×1=CRAI十CIAR ここにおいて乗算器5〜8および10ならびに減算器9
を全体で複素案算器と呼ぶこととする。
前記×R、×1で表わされるベクトルは出力ベクトルY
(nT)の振幅をC倍し位相を?回転したものである。
つぎに×R、XIを加算器11および12に印加し出力
ベクトルAR、AIを加えてサンプリングクロツク1で
フリツプフロツプ13および14に読み込めば所定の回
転速度を有した出力ベクトルを得ることができる。した
がってこれをDFCOとして働かすためには入力データ
(C、ぐ)を適当に与えれば回転速度を変えることがで
きこの結果可変周期の正(余)弦波を得ることができる
。以上の実施例においては一定回転の出力ベクトルをあ
たえるためにCおよびJを与えたが入力として2変数を
あたえることは(すなわちベクトル量を与えること)は
振幅変動を含めた系の動作解析が簡単でなく入力に制約
条件が課される。そこでこれを避けるために入力には単
なるスカラー量をあたえ位相量のみを制御することとし
振幅の誤差に対しては自動利得制御機能を設けた簡単な
方法を第2の実施例として第3図、第4図および第5図
に示す。第3図は第2の実施例のブロック図である。
第3図において11,12,13はそれぞれ乗算器、加
算器、積分器を示す。DFCOの出力ベクトルをY(n
T)=A(nT)ej?nT)としてこれを900回転
して重み係数(スカラー量)Cを乗じたベクトルとの加
算を考えると次式のように表わされる。Y″(nT)=
A(nT)ejのnT)十℃A(nT)ei〆nT) =A(nT)(1十℃)eiのnT) =A(nT)・k・ei(?nT)+8)
‘3}(ここに、k=(1十C2)1/2、8=tan
‐ICである)また A(nT)=A((n−・)T)k、 の(nT)ニの((n−,)T)+a であるから第(3}式はつぎの第(4}式のごと〈にな
る。
Y″(nT)=A。
kn.ei(ぴ十n8) (4}従って嵐4
)式を計算することによりY(nT)を90o回転して
ある重みCを与えこれともとのベクトルY(nT)との
加算を行なえば1演算サイクル毎に重みCに依存した一
定の位相(8)で出力ベクトルY(nr)に一定回転を
与えることができる。これも前述の方法と同様出力ベク
トルの美都あるいは虚部をとり出すことにより一定周期
の余(正)弦波が得られることを示す。一方この方法で
は一回の演算を行なうごとに振幅がk倍される。
しかも一般にlkl〉1であるからこのまま放電すれば
振幅は増大しついにはオーバーフローを起し正常な動作
が期待できなくなる。そこで振幅の制御が必要である。
振幅の大きさを一定に保っためには出力データと基準振
幅との誤差で角度aだけ変化した回転ベクトルの振幅を
制御すればよい。ある時刻での出力スペクトルをY(n
T)=又十ふと表示すると振幅誤差は6=A。一IYn
TI=A。ーノx2十〆となるがハードウェアを簡単に
するためにA。=1とする。そうすればこの時6′=1
−(で+y2)を振幅誤差と考えてよくさらに誤差を平
滑にするために積分器を挿入すれば第3図の回路が得ら
れ、また応答を早くするために平滑化を避けるとすれば
第4図のごときブロック図となる。第3図および第4図
において14は絶対値検出器、15は比較器、16は積
分器、17は加算器、i8は乗算器である。第3図にお
いて絶対検出器14により検出される出力ベクトルの振
幅A(nT)が1よりも大きいとき誤差6′は負となり
積分器16には負の値が蓄積される。従って出力ベクト
ルは1よりも小さい値を秦ぜられて積分器13に入力さ
れるため次に生ずる出力ベクトルの振幅は小さくなる。
またこの制御系では出力ベクトルの振幅が小さいときに
は積分器16に正の値を蓄積し出力ベクトルが1より大
きい値を秦ぜられ積分器13に入力するためつぎに生ず
る出力ベクトルの振幅が大きくなる。第5図は第3図お
よび第4図のブロック図のハードウェアを示す。
第5図において入力データ(スカラー量C)を虚数とし
て扱えば900の位相回転が与えられる。従って乗算器
21および22の出力は出力ベクトルを900回転して
C倍したものとなる。これを減算器23および加算器2
4によってもとのベクトルとの和をとれば回転する出力
ベクトルが得られる。25および26はフリップフロッ
プ回路であってこれは第2図のフリップフロップ回路1
2,14と同じ機能を有する。
一方振幅系においては出力ベクトルの各成分は乗算器2
7および28でおのおの自乗し減算器29において基準
ベクトル(1’と比較して誤差6′をつくる。この誤差
6′は誤差の累積値を保持しているフリップフロップ3
2の出力に乗算器33においてQ,により重みづけられ
たものと加算器31により加算され新たな累積誤差とし
てフリップフロップ32に蓄積されるとともに再び乗算
器34によってQ2の重みを持ち、加算器35によって
1を加えて乗算器36,37を介して出力ベクトルの振
幅を制御する。つまり出力ベクトルは乗算器34の出力
をyとすれば(1十ッ)倍されることになる。これによ
り入力データCを変えることによって周波数可変となる
。なお第4図のブロック図を実現するためには第5図の
ハードウェアより加算器31、乗算器33およびフリッ
プフロツプ32を削除すればよい。以上詳細に述べたご
と〈本発明においてはDFCO機能を単純な算術演算に
帰着することによりDFCOとして独立なハードウェア
を用いなくてもディジタルフィルタ等のディジタル信号
処理を適用できる機能と同等に扱うことができるため乗
算、加減算を共有することができる全体のハード量の削
減がはかれる。
なお振幅の制御はスカラー入力‘qについてのみ述べた
がベクトル入力(Cej?)についても適用できること
は明らかである。
【図面の簡単な説明】 第1図は本発明にかかるディジタル演算処理形周波数可
変発振器の第1の実施例のブロック図、第2図は第1図
のブロック図の詳細回路図、第3図および第4図は本発
明の第2の実施例のブロック図、第5図は第2の実施例
の詳細回路図である。 図において、1が乗算器、2は加算器、3が積分器、1
1が乗算器、12が加算器、13が積分器、14が絶対
値検出器、15が比較器、16が積分器、17が加算器
、18が乗算器である。 第1図第2図 第3図 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 1 出力ベクトルと入力ベクトルとの乗算を行ないその
    乗算により得られたベクトルと前記出力ベクトルとの加
    算を行うことにより前記出力ベクトルに回転をあたえ、
    前記入力ベクトルを可変にすることにより前記出力ベク
    トルの回転速度を変化せしめ前記出力ベクトルの実部お
    よび虚部の周期を変化させるようにしたことを特徴とす
    るデイジタル演算処理形周波数可変発振器。 2 前記出力ベクトルの絶対値と基準値との誤差を抽出
    し前記誤差を入力として前記出力ベクトルの振幅を制御
    するようにしたことを特徴とする特許請求の範囲第1項
    記載のデイジタル演算処理形周波数可変発振器。 3 出力ベクトルを90°回転してこの90°回転した
    ベクトルと入力スカラー量との乗算を行ないその乗算に
    より得られたベクトルと前記出力ベクトルとの加算を行
    なうことにより前記出力ベクトルに回転をあたえ前記入
    力スカラー量を可変にすることにより前記出力ベクトル
    の回転速度を変化せしめ、且つ前記出力ベクトルの絶対
    値と基準値との誤差を抽出し前記誤差を入力として前記
    出力ベクトルの振幅を制御し、前記出力ベクトルの実部
    および虚部の周期を変化させるようにしたことを特徴と
    するデイジタル演算処理形周波数可変発振器。
JP53133133A 1978-10-31 1978-10-31 ディジタル演算処理形周波数可変発振器 Expired JPS6035853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53133133A JPS6035853B2 (ja) 1978-10-31 1978-10-31 ディジタル演算処理形周波数可変発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53133133A JPS6035853B2 (ja) 1978-10-31 1978-10-31 ディジタル演算処理形周波数可変発振器

Publications (2)

Publication Number Publication Date
JPS5560309A JPS5560309A (en) 1980-05-07
JPS6035853B2 true JPS6035853B2 (ja) 1985-08-16

Family

ID=15097537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53133133A Expired JPS6035853B2 (ja) 1978-10-31 1978-10-31 ディジタル演算処理形周波数可変発振器

Country Status (1)

Country Link
JP (1) JPS6035853B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165176U (ja) * 1985-04-03 1986-10-14
JPH0514785Y2 (ja) * 1988-07-30 1993-04-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165176U (ja) * 1985-04-03 1986-10-14
JPH0514785Y2 (ja) * 1988-07-30 1993-04-20

Also Published As

Publication number Publication date
JPS5560309A (en) 1980-05-07

Similar Documents

Publication Publication Date Title
US5576664A (en) Discrete time digital phase locked loop
Kihara et al. Digital clocks for synchronization and communications
US5001661A (en) Data processor with combined adaptive LMS and general multiplication functions
JPS6035853B2 (ja) ディジタル演算処理形周波数可変発振器
JPS6336572B2 (ja)
US5200981A (en) Fine timing recovery for QAM modem receiver
US4750190A (en) Apparatus for using a Leroux-Gueguen algorithm for coding a signal by linear prediction
CA1116703A (en) Digital filters with control of limit cycles
Makhoul Lattice methods in spectral estimation
Nishimura et al. Gradient-based complex adaptive IIR notch filters for frequency estimation
JPH0473351B2 (ja)
EP0299537B1 (en) Apparatus and Method for processing digital signal
JPS63111535A (ja) デ−タ処理装置
JPS599945B2 (ja) 演算装置
Su A novel method for aging estimation of crystal oscillators
JPS5842975A (ja) 周波数分析方式
RU1784975C (ru) Интегроарифметическое устройство
Ries Spline convolution for digital image processing
JPH0397336A (ja) 複素乗算器
JPS61154317A (ja) 周波数・位相推定装置
SU1124323A1 (ru) Устройство дл вычислени быстрого преобразовани Фурье
JPH04192910A (ja) デジタル信号処理装置
JPS5936781B2 (ja) デイジタル微分解析機の内插積分および外插積分方式
Pope Real-time estimation and random signal detection.
JPH047976A (ja) バタフライ演算回路