JPS6034044A - 硝子封止型パッケ−ジ - Google Patents

硝子封止型パッケ−ジ

Info

Publication number
JPS6034044A
JPS6034044A JP14290383A JP14290383A JPS6034044A JP S6034044 A JPS6034044 A JP S6034044A JP 14290383 A JP14290383 A JP 14290383A JP 14290383 A JP14290383 A JP 14290383A JP S6034044 A JPS6034044 A JP S6034044A
Authority
JP
Japan
Prior art keywords
glass material
glass
groove
substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14290383A
Other languages
English (en)
Inventor
Shigeru Kubota
茂 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP14290383A priority Critical patent/JPS6034044A/ja
Publication of JPS6034044A publication Critical patent/JPS6034044A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は硝子封止型パッケージに関し、特に半導体素子
を固着するキャビティ周縁に形成する硝子材料の構造を
改良した硝子封止型パッケージに関するものである。
〔従来技術〕
従来の硝子封止凰パッケージの構造は第1図、第2図に
示す様に中央に半導体素子4を固着するキャビティ部2
を有する絶縁基板1に封止材となる硝子材料3を均一に
形成したセラミック部品に外部リード7tl−取付けた
後に半導体素子4を固着し金属細線5で組立配線全行な
い、その後、蓋部基板6に均一に形成した硝子材料3で
硝子封止全行なっている。
しかしながら最近半導体素子の集積度が増大するに従っ
て半導体素子のサイズが大きくなるが、パッケージサイ
ズは規格化されているので一定である。その為、半導体
素子が大きくなると必然的にパッケージの半導体素子全
固着するキャビティ部のサイズ全人きくしなければなら
なくな見必然的に封着部の寸法は小さくなる。一方、パ
ッケージの気密性及び強度は硝子材料の少ない部分、/
−ルパスの短かい部分により決定する。従って、16.
18ピンの硝子封止型パッケージはパッケージサイズと
半導体素子全固着するキャビティ部の大きさの関係から
搭載不可能な半導体素子が出て来て、安価で高信頼度の
半導体装置を提供することが出来ない。
又、キャビティサイズとパッケージサイズとの関係は半
導体装置をメモリーボード及びプリント板に実装した時
に外部リードが固着した時に生じるストレスが外部リー
ドと封止部の硝子材料との間に加わCMiT述した硝子
材料の7−ルノくスが短かくなると硝子材料にファイン
クラックが入シ、半導体装置の特性の劣化を起こしたり
、災に外部リードのストレスが大きくなると硝子材料だ
けでなく絶縁基板にもストレスが加わわる為、絶縁基板
の略中夫のキャビティ部に固着している半導体素子が損
傷する事があシ、信頼性上大きな問題となる。
〔発明の目的〕
本発明の目的は上述した従来の欠点?除去し、大型の半
導体素子を搭載しても信頼性全損うことなく 安価に製
造することができる硝子封止型ノくッケージを提供する
ことにおる。
〔発明の構成〕
本発明の第1の発明の硝子封止型パッケージは、半導体
素子全固着するキャビティ余有する絶縁基板上に硝子材
料、リードフレーム、硝子材料を取付けた蓋部基板’c
 Ill+I次取付けた硝子封止型ノ(ソケージにおい
て、前記硝子材料を取付ける絶縁基板及び又は蓋部基板
のキャビティ周辺に溝を備え、前記絶縁基板及び蓋部基
板の前記溝部並びに前記キャビティを除くキャビティ周
辺部に硝子材料が付着形成されて構成される。
本発明の第2の発明の硝子封止型パッケージは、半導体
素子を固着するキャビティを有する絶縁基板上に硝子材
料、リードフレーム、硝子材料を取付けた蓋部基板全順
次取付けた硝子封止型パッケージにおいて、前記硝子材
料?取付ける絶縁基板及び又は蓋部基板のキャビティ周
辺に溝ヲ囲え、前記絶縁基板及び蓋部基板の前記溝部並
びに前記キャビティを除くキャビティ周辺部に硝子材料
が付着形成され、かつ前記絶縁基板のキャビティを有す
る面の裏面に溝が設けられて構成される。
〔実施例の説明〕
次に、本発明の実施例について図面を参照して詳細に説
明する。
第3図(a)〜(C)は本発明の第1の発明の一実施例
の絶縁基板を示す図で、第3図(a)は平面図、第3図
(b)は縦断面図、第3図(C)は横断面図、第4図は
本発明の第1の発明の一実施例全使用した半導体装置の
断面図である。
第3図(a)〜(C)および第4図に示すように絶縁基
板11のほぼ中央にあるキャビティ部12の周辺に平坦
部を有する溝18(1−設ける。この溝は平坦に設ける
必要はなく■溝又は半円溝など各種形に設けてよい。こ
の平坦部余有する溝18には先ず溝部全硝子材料13で
埋め、次いでキャビディ部12を除く絶縁基板11の全
面に硝子材料13を均一に形成する。その後に外部リー
ド17を取付け、半導体素子14をキャビティ部12に
固着、金属細線J5にて組立配線?行なう。
次いで、硝子封止全行なう為、蓋部基板16iC形成し
た硝子材料13金用いるが、この蓋部基板16にも平坦
部余有する溝19t−形成し、硝子材料13で溝19を
埋め、仄いてキャビティ部金除く蓋部基板の絶縁基板と
の対向面全面に硝子材料13を均一に形成し、これによ
り絶縁基板11、外部リード17、蓋部基板16は封着
できる。
このような本発明の第1の発明の構成1CfLる硝子封
止型パッケージはシールバスの短かい部分の絶縁基板に
溝を設け、シールパス音長くし、更にその部分に硝子材
料金塊め込んで封着部の硝子材料の量全アップし、硝子
封止の状態を良好にしている。
なお、キャビティ部の周辺に溝會設けている為、外部リ
ードから封止硝子部へ加わるストレスを上記した硝子材
料で緩和することができる。
又、キャビティ周辺に設けた溝に埋込む硝子材料は封止
する硝子材料と異なっても艮く、その硝子材料は絶縁基
板及び蓋部基板との密着性が良く、かつ封止する硝子材
料となじむ硝子材料であれば前記した効果を得ることが
できる。
以上のことから硝子封止型パッケージの半導体素子全固
着するキャビティ部を大きくとることが出来る。従って
大きなサイズの半導体素子を搭載しても信頼性の低下も
なく、高信頼度の硝子封止型パッケージを提供すること
ができる。
第5図(a)〜(C)は本発明の第2の発明の一実施例
の絶縁基板を示す図で、第5図(a)は平面図、第5図
(b)は縦断面図、第5図(C)は横断面図、第6図は
装置の断面図でるる。
第5図<4)〜(e)および第6図において符号1〜1
9は第3図(a)〜(c)および第4図に準するので詳
細説明は省略する。本実施例では絶縁基板のキャビティ
を有する面の裏面に溝20が、特にさきに設けた表面の
溝18と対照関係となるように設けである。
このように溝を設けるときは、外部リードから加わるス
トレスを絶縁基板により緩和することができ、半導体装
置の信頼性をより向上させることができる。
〔発明の効果〕
以上説明したように、本発明によれば、従来の大きさの
硝子封止型バックージでも半導体素子を固着するキャビ
ティ部を大きくとることができ、従って大きなサイズの
半導体素子を搭載しても信頼性の低下もなく、高信頼度
を有する硝子封止型パッケージが得られる。
【図面の簡単な説明】
第1図(&)〜(e)従来の硝子封止型パッケージの絶
縁基板t−示す図で第1図(a)は平面図、第1図Φ)
は縦断面図、第1図<c>は横断面図、第2図は従来の
硝子封止型パッケージ七使用した半導体装置の断面図、
第3図(a)〜(C)は本発明の第1の発明の一実施例
の絶縁基板を示す図で第3図(&)は平面図、第3図(
b)は縦断面図、第3図(C)は横断面図、第4図は本
発明の第1の発明の一実施例全使用した半導体装置の断
面図、第5図(a)〜(elは不発明の第2の発明の一
実施例の絶縁基板?示す図で第5図(a)は平面寵、第
5図(b)は縦断面図、第5図(e)は横断面図、第6
図は本発明の第2の発明の一実施例を使用した半導体装
置の断面図でおる。

Claims (1)

  1. 【特許請求の範囲】 0)半導体素子を固着するキャビティを有する絶縁基板
    上に硝子材料、リードフレーム、硝子材料を取付けた蓋
    部基板を順次取付けた硝子封止型パッケージにおいて、
    前記硝子材料を取付ける絶縁基板及び又は蓋部基板のキ
    ャビティ周辺に溝を備え、前記絶縁基板及び蓋部基板の
    前記溝部並びに前記キャビティを除くキャビティ周辺部
    に硝子材料が付着形成されていることを特徴とする硝子
    封止型パッケージ。 (2)半導体素子全固着するキャビティを有する絶縁基
    板上に硝子材料、リードフレーム、硝子材料を取付けた
    蓋部基板を順次取付けた硝子封止型パッケージにおいて
    、前記硝子材料を取付ける絶縁基板及び又は蓋部基板の
    キャビティ周辺に溝を備え、前記絶縁基板及び蓋部基板
    の前記溝部並びに前記キャビティを除くキャビティ周辺
    部に硝子材料が付着形成され、かつ前記絶縁基板のキャ
    ビティを有する面の裏面に溝が設けられていることを特
    徴とする硝子封止型パッケージ。
JP14290383A 1983-08-04 1983-08-04 硝子封止型パッケ−ジ Pending JPS6034044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14290383A JPS6034044A (ja) 1983-08-04 1983-08-04 硝子封止型パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14290383A JPS6034044A (ja) 1983-08-04 1983-08-04 硝子封止型パッケ−ジ

Publications (1)

Publication Number Publication Date
JPS6034044A true JPS6034044A (ja) 1985-02-21

Family

ID=15326283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14290383A Pending JPS6034044A (ja) 1983-08-04 1983-08-04 硝子封止型パッケ−ジ

Country Status (1)

Country Link
JP (1) JPS6034044A (ja)

Similar Documents

Publication Publication Date Title
JP3012816B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2915892B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH06209054A (ja) 半導体装置
JPS6034044A (ja) 硝子封止型パッケ−ジ
JPH0382059A (ja) 樹脂封止型半導体装置
JP2522182B2 (ja) 半導体装置
JPS5998540A (ja) 半導体装置
JP2001196505A (ja) 半導体チップ表面露出型の樹脂封止半導体パッケージ
JPH08184608A (ja) 半導体装置用マイクロキャビティおよびその製造方法
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH01187959A (ja) 樹脂封止型半導体装置
JP2003318362A (ja) 樹脂封止形半導体装置
JPH04247645A (ja) 金属基板の実装構造
JPH05267503A (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
KR100193139B1 (ko) 반도체 세라믹 패키지
JPH0366150A (ja) 半導体集積回路装置
JPH03120849A (ja) 半導体装置
JPH01194446A (ja) 半導体チップの樹脂封止用セラミック基板
JPH0536889A (ja) 半導体装置
JPH01215049A (ja) 半導体装置
JPH01217949A (ja) 気密封止型半導体装置
JPS59188150A (ja) 半導体装置
JPH04113658A (ja) 半導体装置
JPH0799261A (ja) 半導体装置