JPS6033015B2 - デジタル伝送方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の再生中継局を有するデジタル伝送方式
であり、これらの再生中継局を以つて送信端局と受信機
局との間のデジタルリンクを構成し、これら端局の各々
が鑑運するデジタル周辺装置を有し、送信端局の前記周
辺装置が、伝送すべきビット列を、一定数のビット位置
を有する順次の伝送フレームに分割するとともに順次の
各伝送フレームの所定のビット位置に少くとも１つの余
分ビットを挿入する装置と、該装置により得たビット列
をスクランフルパルスパターンとモジュロー２加算し、
前記のデジタルリンクを経て伝送する為のスクランブル
されたビット列を発生するスクランブラとを有し、受信
端局の前記周辺装置が、前記デジタルリンクから得られ
スクランフルされたビット列をデジタルランブルするデ
スクランブラと、順次の伝送フレーム内に挿入された余
分ビットを選択する装置とを有するようにしたデジタル
伝送方式に関するものである。

上述した種類のデジタル伝送方式は既知であり、例えば
１９７８８こジュネーブで開催されたプロシーデイング
ス・オブ・ザ・ワールド・テレコミユニケーシヨン・フ
オーラム（Ｐｒｏｃｅｅｄｉｎｇｓｏｆ比ｅＷｏｒｌｄ
Ｔｅｌｅ−ｃｏｍｍｕｎｉｃａｔｉｏｎＦｏｍｍ）で発
行された文献″ＲＤ−３ Ｌｏｎｇ一Ｈａ山 Ｈｉ部Ｃ
ａｐａｃｉｔｙＤｉｇｔａＩＲａｄｉｏ′′に記載され
ている。

このようなデジタル伝送方式においては、伝送すべきビ
ット列をスクランブルすることにより、伝送されたビッ
ト列からのクロックパルス信号の回復を容易にするとと
もに、ラインスペクトルを減少させ且つこのスペクトル
を一層均一にするようにしている。しかし、このスクラ
ンブルの欠点は、特にデジタル関係を監視する場合に、
伝送されたビット列がデスクランブルされるまで、ビッ
ト列に挿入された余分ビットをこの伝送されたビット列
から取出すことができないということである。

従って、実際には、各再生中継局においてではなく、数
個の再生区分で１回だけデジタル関係を監視することが
経済的な理由で通常行なわれている。しかし、このよう
にすると、監視する為の再生中継局が警報を発する場合
に、その後に誤りの位置決定処理を行ない、監視した中
継局に先行するどの再生区分が適正に機能していないか
を確かめる必要がある欠点を伴なう。本発明の目的は、
ビット列に加えた余分ビットを各再生区分におけるビッ
ト列から簡単に、従って経済的な方法で取出しうる前述
した種類のデジタル伝送方式を提供せんとするにある。

本発明は、複数の再生中継局を有するデジタル伝送方式
であり、これらの再生中継局を以つて送信端局と受信端
局との間のデジタルリンクを構成し、これら端局の各々
が関連するデジタル周辺装置を有し、送信端局の前記周
辺装置が、伝送すべきビット列を、一定数のビット位置
を有する順次の伝送フレームに分割するとともに順次の
各伝送フレームの所定のビット位置に少くとも１つの余
分ビットを挿入する装置と、該装置により得たビット列
をスクランフルパルスパターンとモジユロ−２加算し、
前記のデジタルリンクを経て伝送する為のスクランブル
されたビット列を発生するスクランブラとを有し、受信
端局の前記周辺装置が、前記デジタルリンクから得られ
スクランフルされたビット列をデスクランブルするデス
クランプラと、順次の伝送フレーム内に挿入された余分
ビットを選択する装置とを有するようにしたデジタル伝
送方式において、送信端局および受信端局の双方の前記
周辺装置に、各伝送フレーム当りのビット位置の個数に
対し所定の一定関係にある最終計数位置を有する伝送ク
ロツクパルスカウン夕を設け、これらの伝送クロツクパ
ルスカウンタがこれらの最終計数位置でセット用パルス
を発生するようにし、前記のスクランブラおよびデスク
ランブラの双方に、所定の一定のスクランフルバルスパ
ターンを発生するパルスパターン発生器を設け、これら
パルスパターン発生器を前記の伝送クロツクパルスカウ
ンタの前記セット用パルスにより所定の最初の発生状態
に調整するようにし、受信端局の周辺装置および再生中
継局には、順次の伝送フレーム内に挿入された余分ビッ
トを、最終計数位置と各伝送フレーム当りのビット位置
の個数との間の前記の一定関係に基づいて選択する選択
装置を設け、受信端局の周辺装置における前記の選択装
置が、受信端局の周辺装置における伝送クロックパルス
カウンタを送信端局の周辺装置における伝送クロツクパ
ルスカウンタと同期させる為の同期パルスをも生じるよ
うにしたことを特数そする。

上述した本発明によるデジタル伝送方式を用いれば、再
生中継局においてデスクランブルする必要がなくなり、
それにもかかわらず余分ビットをビット列から信頼的に
選択することができる。

図面につき本発明を説明する。第１図に示すデジタル伝
送方式は、関連するデジタル周辺装置２および無線送信
機３を具える送信局１と、無線受信機５および関連する
デジタル周辺装置６を具える受信端局４と、無線受信機
８、再生区分９および無線送信機１０をそれぞれ有する
多数の再生中継局７とを有している。第２ａ，２ｂおよ
び２ｃ図は、第１図の方式を既知のように配列した場合
の第１図の方式の送信機周辺装置２、中継局７の再生区
分９および受信機周辺装置６をそれぞれ示すブロック線
図である。第２ａ図に示すように、送信機周辺装置２は
データ信号源１１および余分ビットを発生する余分ビッ
ト信号源１２とを有し、これら２つの信号源１１および
１２は弾性？ｅｌａｓｔｆｃ）記憶装置１３に接続され
ている。

更にその周辺装置２は時間制御回路１４と、弾性記憶装
置１３に接続された自己同期式スクランブラ１５とを有
している。データ信号源１１から生じるビット列は、こ
のデータ信号源１１の出力端子１６に得られるデータク
ロック信号による制御の下で弾性記憶装置１３内に入れ
らぜる。このデータクロック信号は時間制御回路１４に
も供給され、この時間制御回路１４がこのデータクロッ
ク信号から、このデータクロツク信号の周波数よりも幾
分高周波の伝送クロツク信号を出力端子１７に生ぜしめ
る。この伝送クロック信号は弾性記憶装置１３に供給さ
れ、書込データビットの読出みを制御する。議出しか書
込みよりも幾分高周波で行なわれる為、余分なビットを
弾性記憶装置内でデータビット列に加えることができる
。余分なビットの付加は時間制御回路１４による制御の
下でも行なうことができ、この目的の為に時間制御回路
１４により、伝送すべきビット列を順次の伝送フレーム
に分割し、各フレームが一定の個数のビット位置を有す
るようにするとともに、時間制御回路１４が出力端子１
８を経て弾性記憶装置１３に指令パルスを供給し、順次
の伝送フレームの各々の所定のビット位置に少くとも１
個の余分なビットが挿入されるように余分ビット信号源
１２の余分ビットをデータビット列に加えるようにする
。弾性記憶装置１３の出力端子に生じ、余分な挿入ビッ
トを有するビット列はその後自己同期式スクランブラ１
５に供給され、このスクランブラ１５におけるモジュロ
ー２加算器１９でスクランブルパルスパターンとモジュ
ロー２加算され、無線リンクを経て伝送する為のスクラ
ンブルされたビット列を生ぜしめる。周知のように、自
己同期式のスクランブラ１５においては、モジユロー２
加算器１９の出力端子におけるスクランブルされるビッ
ト列を、複数個のシフトレジスタ素子と、スクランブル
されるビット列を種々に遅延させたものをモジュロー２
加算する為の１個以上のモジュロー２加算器とを有する
回路２０を経てモジュロー２加算器１９の他の入力端子
に帰還することによりスクランブルパルスパターンが得
られる。回路２０‘こおけるシフトレジスタ素子は時間
制御回路１４の出力端子１７における伝送クロック信号
をシフト信号として受ける。このような自己同期式スク
ランブラに関する他の詳細や、これに関するデスクラン
ブラは例えば英国特許第１０４４４１２号明細書に記載
されている。上述したようにしてスクランブルした、デ
ジタル信号としてのビット列は無線送信機３において搬
送波を変調し、この変調された搬送波が中継局７を経て
無線受信機５に伝送される。

各中継局７においては、デジタル信号変調した搬送波が
まず最初無線受信機８で復調され、再生区分９における
ビット列の再生を可能にする。第２ｂ図に示すように、
この再生区分９は、ビット列から伝送クロック信号を回
復させる為のクロック抽出器２１と、回復された伝送ク
ロック信号による制御の下でビット列を再生させる為の
再生器２２とを有している。再生されたビット列は、再
生区分９に接続された無線送信機１川こおいて再び搬送
波を変調し、更に伝送される。デジタル信号変調された
搬送波は受信端局４の無線受信機５において再び復調さ
れ、これにより得られたビット列がその後に周辺装置６
に供総合される。第２ｃ図に示すように、受信機周辺装
置６も、伝送クロック抽出器２４と再生器２５とを具え
る再生区分２３を有しており、再生器２５はクロツク抽
出器２４の出力により制御されて受信ビット列を再生さ
せる。

再生器２５の出力端子には自己同期式のデスクランブラ
２６が接続されており、このデスクランブラ２６はモジ
ュロー２加算器２７を有しており、このモジュロー２加
算器２７においては、このモジユロー２加算器２７の２
つの入力端子間に接続され第２ａ図の回路２０と同じ形
態の回路２８によって、スクランブルされるビット列か
ら第２ａ図の送信機周辺装置２と同様にして取出される
スクランフルパルスパターンと、再生されたビット列と
モジュロー２加算する。スクランブル１５およびデスク
ランブラ２６におけるスクランフルパルスパターンは、
スクランフルされる同一のビット列から同様にして得ら
れる為、これら２つのスクランフルパルスパターンは無
線リンクにおける伝送誤差を除いて同一であり、従って
モジュロー２加算器２７の出力端子におけるデスクラン
ブルされたビット列は第２ａ図のモジュロー２加算器１
９の入力端子におけるビット列と同一となる。第２ｃ図
においては、このデスクランブルされたビット列を、伝
送クロツク抽出器２４の出力端子に得られる再生された
伝送クロック信号による制御の下で弾性記憶装置２９内
に書込まれる。

上記の伝送クロツク信号は時間制御回路３０にも供給さ
れ、この時間制御回路３０１こよりこの伝送クロツク信
号からデータクロツク信号を出力端子３１に発生させ、
このデータクロック信号を弾性記憶装置２９に供給して
記憶されたデータビットの議出しを制御するようにする
。これにより得られたデータビット列は、時間制御回路
３０の出力端子３１に得られるデータクロック信号とと
もに受信データ端末装置（データシンク）３２に供給さ
れ、他の処理が行なわれる。また、順次の伝送フレーム
内に挿入された余分ビットの選択は時間制御回路３０‘
こよる制御の下で行なわれ、この目的の為に、この時間
制御回路３０が、挿入された余分ビットを別個に読出す
為の指令パルスを出力端子３３を経て弾性記憶装置２９
に供給するようにする。これらの余分ビットは弾性記憶
装置２９の出力端子３４に得られ、ビット誤り率を監視
する為のモニタ３５に供給される。このモニタ３５は、
ビット誤り率が規定の値を越えた場合に警報を発する。
これらの余分ビットは弾性記憶装置２９の出力端子３４
を経て同期回路３６にも供給され、またこの同期回路３
６には回復された伝送クロック信号をも供聯合され、出
力端子３７に同期信号を発生させ、この同期信号を用い
て時間制御回路３０をデスクランブルされたビット列の
伝送フレームと同期させる。第２ｃ図の受信機周辺装置
６の上述した説明から明らかなように、挿入された余分
ビットは第２ｂ図に示す各中継局７の再生区分９におい
てビット列から同様にして取出すことができるも、この
目的の為には、自己同期式のデスクランブラを各中継局
７で用いる必要があり、このことは特に経済的理由から
欠点となる。

しかし、この欠点は、第１図のデジタル伝送方式を本発
明によって配列すれば著しく減少される。

第３ａ，３ｂおよび３ｃ図はこの場合の送信機周辺装置
２、中継局７の再生区分９および受信機周辺装置６の一
例をそれぞれ示すブロック線図である。本発明による伝
送方式においては、送信機周辺装置２（第３ａ図）およ
び受信機周辺装置６（第３ｃ図）の双方に、各伝送フレ
ーム当りのどツト位置の個数に対し所定関係にある最終
計数位置を有する伝送クロツクパルスカウンタ３８，３
８′を設け、これらカウンタ３８，３８′により最終計
数位置でセット用のパルスを発生させるようにするとと
もに、スクランブラ１５（第３ａ図）およびデスクラン
ブラ２６（第３ｃ図）の双方にパルスパターン発生器３
９，３９′を設け、これらパルスパターン発生器３９，
３９′を前記のカウンタ３８，３８′のセット用パルス
により所定の最初の発生状態に調整するようにする。

更に、中継局７の再生区分９（第３ｂ図）および受信機
周辺装置６（第３ｃ図）の双方に、順次の伝送フレーム
中に挿入された余分ビットを最終計数位置と各伝送フレ
ーム当りのビット位置の個数との間の前述した一定関係
に基づいて選択する装置を設け、また、受信機周辺装置
６（第３ｃ図）におけるこれら選択装置により、この周
辺装置６（第３ｃ図）における伝送クロツクパルスカウ
ンタ３８′を送信機周辺装置２（第３ａ図）における伝
送クロックパルスカウンタ３８と同期させる為の選択同
期パルスを発生させる。第３ａ図および第２ａ図におけ
る送信機周辺装置２の同一区分には同一符号を符した。

第３ａ図に示す周辺装置２にも、データ信号源１１と、
順次の伝送フレーム中に挿入すべき余分ビットを発生す
る余分ビット信号源１２と、弾性記憶装置１３と、時間
制御回路１４と、モジュロー２加算器１９を有するスク
ランブラ１５とを設ける。しかし、第３ａ図の周辺装置
２は第２ａ図の周辺装置２と２つの点で相違する。第１
の点は、第３ａ図の周辺装置２は更に、時間制御回路１
４の伝送クロツク信号中のクロックパルスを計数する伝
送ク。ックパルスカンタ３８を有し、このカウンタ３８
は各伝送フレーム当りのビット位置の個数Ｆに対し所定
の一定関係にある最終計数位置Ｃを有するということで
ある。第２の点は、第３ａ図のスクランブラ１５は自己
同期式ではなく、カウンタ３８が最終計数位置Ｃに達し
た際にこをカウンタ３８から生じるセット用パルスによ
り最初の発生装置Ｓ．に調整されるパルスパターン発生
器３９を有するということである。このパルスパターン
発生器３９は時間制御回路１４の伝送クロツクパルス信
号により制御される。カウンタ３８のセット用パルスを
考慮しない場合には、このパルスパターン発生器３９は
周期的な２進パルスパターンを発生し、Ｐ個の異なる発
生状態幹ｏ，Ｓ２・・・・・・ＳＰのサイクルを通る循
環をする。このようなパルスパターン発生器は通常ｐ個
のヱレメントとモジュロ−２帰還論理回路とを有するシ
フトレジスタとして構成される。このモジュロー２帰還
論理回路を適当に選択することにより、発生状態の個数
Ｐ、従ってパルスパターンのビット位置の個数も、ｐ個
のシフトレジスタ素子に対して２ｐ−１に等しくなる。
この場合のパルスパターン発生器はマキシマムレングス
リニアシフトレジスタ（ｍａｘｉｍｕｍ一ｌｅｎｇ山ｌ
ｉｎｅａｒｓｈｉｆｒｅｇｉｓｔｅｒ）として知られて
いる。

上述したパルスパターンを発生する上述した発生器の特
性や構成に関する他の詳細は、例えば、米国のニュージ
ャージー州で１９６仏牢に発行された本″ＤｉｇｔａＩ
ＣｏｍｍｕｎｉｃａｔｉｏｎｓＭｔｈＳｐａｃｅＡｐｐ
ｌｉｃａｔｉｏｎｓ″の特に第３章に説明されている。
パルスパターン発生器３９によって発生される一定のス
クランフルパルスパターンのビット位置の最大個数は最
終計数位置Ｃの選択に依存し、カウンタ３８は、このパ
ルスパターン発生器３９をその最初の発生状態Ｓ，に調
整するセット用パルスを発生する。ＣがＰよりも小さい
かＰに等しい場合には、ビット位置の最４・個数はＣに
等しくなり、パルスパターン発生器３９はＣ個の発生状
態Ｓ，，Ｓ２・・・・・・Ｓｃのサイクルを通って循環
する。伝送クロックパルスカウンタ３８の最終計数位置
Ｃと各伝送フレーム当りのビット位置の個数Ｆとの間の
所定の一定関係は種々の方法で選択しうる。

第３ａ図における送信機周辺装置２の作動を説明する為
に、一例として（この例に限定されない）、Ｃ＝Ｐ＝ｎ Ｆ＝ｎ＋１ とし、また順次の伝送フレームの所定の位置に検査ビッ
トとして挿入された余分ビットのすべてが同じ２進値を
有するものとする。

ここで、パルスパターン発生器３９がある伝送フレーム
の検査ビット位置に対して所定の発生状態にあるものと
すると、このパルスパターン発生器３９は次の伝送フレ
ームの検査ビット位置に対して次の発生状態となり、従
って、順次の伝送フレームの検査ビット位置はパルスパ
ターン発生器３９のサイクル中順次の発生状態と常に一
致する。従って、モジュロー２加算器１９の出力端子に
おけるスクランブルされたビット列においては、順次の
伝送フレームの検査ビット位置におけるビットが、２進
値″０″を有する検査ビットとして挿入された余分ビッ
トに対して発生器３９のスクランブルパルスパターンに
等しいパターンを形成し、２進値″１″を有する検査ビ
ットとして挿入された余分ビットに対して論理反転され
たスクランブルパルスパターンに等しいパターンを形成
する。このスクランフルパルスパターンは（前述したよ
うにスクランフルすべきビット列中の先行ビットによっ
ても決まる第２ａ図の自己同期式スクランブルパルスパ
ターンと相違して）完全に規定されている為、第３ａ図
のスクランブラ１５の出力端子におけるスクランブラさ
れたビット列の検査ビット位置中のビットも完全に規定
されたパターンを形成し、従ってこの検査ビットパター
ンを簡単に認識しうる。第３ａ図の送信機周辺装置２の
上述した作動を第４図の時間線図を用いて説明する。第
４図の時間線図ａは、データクロック信号と同期して弾
性記憶装置１３内に入れられるデータ信号源１１のビッ
ト列を示す。時間制御回路１４による制御の下でＦ＝（
ｎ＋１）ビットの順次の伝送フレームが形成される。こ
の場合、１個の余分ビットが時間線図ａにおけるｎ個の
データビットの順次の群の各々のある所定のビット位置
に検査ビットとして加えられる。第４図の時間線図ｂは
、各伝送フレームのビット位置（ｎ＋１）にｘで示す検
査ビットが挿入された場合に対し、伝送クロック信号と
同期して弾性記憶装置１３から議出したビット列を示す
。第４図の時間線図ｃは伝送クロックパルスカウンタ３
８の計数位置を示し、またこのカウンタ３８が最終計数
位置Ｃ＝ｍに達した後にこのカゥンタ３８がパルスパタ
ーン発生器３９にセット用パルスを供給する瞬時をも矢
印で示す。最終計数位置Ｃと各伝送フレーム当りのビッ
ト位置の個数Ｆとの間の関係をこのように選択した為、
このセット用パルスは次の伝送フレームにおいて順次１
ビット位置だけ早く生じる。第４図の時間線図ｄはパル
スパターン発生器３９の順次の発生状態Ｓ．，Ｓ２……
Ｓｎを示し、このパルスパターン発生器３９はカウンタ
３８のセット用パルスによりそれぞれ最初の発生状態Ｓ
，に調整される。時間線図ｂおよびｄから明らかなよう
に、第１検査ビットｋは発生状態Ｓ，と一致し、第２検
査ビットｘは発生状態Ｓ２と一致し、以下同様である。
従って、スクランブルされたビット列においては、順次
の伝送フレームのビット位置（ｎ＋１）に生じるビット
は、検査ビットｘに対して選択した２進値に依存してパ
ルスパターン発生器３９の一定のスクランフルパルスパ
ターン或いはその論理反転パターンに等しくなる周期的
な検査ビットパターンを形成する。この一定の検査ビッ
トパターンの周期は最終計数位置Ｃ＝ｎ‘こ相当する伝
送フレーム数（各伝送フレームはＦ＝（ｎ＋１）個のビ
ット位置を有する）に等しくなる。従って、第３ａ図の
送信機周辺装置２の上述した手段を用いることにより、
スクランブルされたビット列の伝送フレームのビット位
置（ｎ十１）中の検査ビットパターンが完全に予め決定
しうる。従って、スクランブルされたビット列をデスク
ランブルする必要なく、時分割多重信号から分割同期ビ
ットパターンを選択する技術（この技術自体は既知であ
る）を用いることにより、上述した検査ビットパターン
をスクランブルされたビット列から簡単に選択すること
ができる。従って、中継局７の再生区分９（第３ｂ図）
および受信機周辺装置６（第３ｃ図）の再生区分２３が
伝送クロツク抽出器２１，２４の出力端子に接続された
選択装置４０，４０′と、再生器２２，２５とをそれぞ
れ有するようにする。

これら選択装置４０，４０′は種々の方法で構成しうる
。第３ｂ図は中継局７の再生区分内の選択装置４０の構
成の一例を示し、この構成は、マキシマムレングスリニ
アシフトレジスタ列、すなわちｎを最大ビット数としｐ
をシフトレジスタの段数とした場合にｎ＝２ｐ−１の形
態の検査ビットパターンに特に好適である。第３ｂ図に
おいて、この選択装置４０１こは、再生器２２の出力端
子に接続され、順次の伝送フレームの所定のビット位置
におけるビットを選択するビット選択器４１と、伝送ク
ロツク抽出器２１の出力端子に接続された、ビット選択
器４１に対する調整回路４２とを設ける。伝送フレーム
の所定のビット位置における検査ビットパターンが検査
された場合にはこの調整回路４２が不作動となるが、検
査ビットパターンがまた検出されていないか或いは失な
われた場合には、検査ビットに対するビット位置が検出
されるまでこの調整回路４２がビット選択器４１を伝送
フレームの異なるビット位置に調整する。ビット選択器
４１の出力端子には、パターン変換器４４と、変換され
たパターンに対する積分器４５と、この積分器４５に接
続され、積分器４５の出力信号が、検査ビットパターン
の周期によって決まる期間内で所定の限界値を越える場
合に調整回路４２に対する不作勤信号を発生する制御回
路４６とを有するパターン検出回路４３を接続する。一
般に、パターン変換器４４は、ビット選択器４１から生
じるランダムなビットパターンを同様にランダムパルス
パターンに変換するも、検査ビットパターンのみは等間
隔パルスの列に変換する。積分器４５においてこの等間
隔パルス列を積分すると、積分信号は前記の期間内で制
御回路４６の限界値を越えるようになる。この限界値は
、誤りビットの規定の限界数をも、ビット選択器４１を
伝送フレームの他のビット位置に調整してしまうことな
く検査ビットパターン内で許容しうるように選択する。
この選択装置４０やこの中に設けられているパターン変
換器４４に関する他の詳細は英国特許第１２６１４４７
号明細書中に記載されている。第３ｂ図のこの選択装置
４０‘こよれば、伝送フレーム中の検査ビットのビット
位置が検出された後に、スクランブルされている再生ビ
ット列から簡単に種々の信号を取出すことができる。

従って、検査ビットパターン自体は、ビット選択器４１
の出力端子に接続された出力端子４７に得られる。更に
、誤りを監視するのに特に通した信号は、パターン変換
器４４の出力端子に接続された出力端子４８に得られる
。検査ビットパターン中にいかなる誤りビットが生じて
も、これによりパターン変換器４４の出力端子における
通常等間隔のパルスの列中の対応するパルスを消失せし
める為、ビット誤り率を監視する目的で出力端子４８に
接続したモニタ４９はこれらのパルスが消失されている
ということのみ確かめればよく、従って極めて簡単に構
成しうる。また選択装置４川こよれば、各伝送フレーム
中の検査ビットのビット位置のみばかりではなく、順次
の伝送フレームに対する周期的な検査ビットパターンの
位相関係をも検出しうる。その理由は、検査ビットパタ
ーンと第３ａ図のパルスパターン発生器３９のスクラン
フルパルスパターンとの間に一定の関係があり、従って
、検査ビットパターンとパルスパターン発生器３９の発
生状態Ｓ，，Ｓ２・・・・・・Ｓｎのサイクルとの間に
一定の位相関係がある為である。パターン変換器４４を
適当に構成することにより（英国特許第１２６１４４７
号明細書参照）、このパターン変換器４４に接続した状
態検出器５０が検査ビットパターンの各周期中にパルス
を一度だけ発生させ、このパルスがこの際生じている伝
送フレーム中の例えば発生状態Ｓｎのビット位置を示し
、従って順次の伝送フレームに対する検査ビットパター
ンの位相関係をも示すようにすることができる。状態検
出器５０から取出したこれらのパルスは第３ｂ図の選択
装置の出力端子５１‘こ得られる。状態検出器５０を用
いた上述した手段は通常再生中継局７においては用いら
れないが、第３ｃ図に示す受信機周辺装置６において用
いられる。前述したように、第３ｃ図における周辺装置
６の再生区分２３にも選択装置４０′を設ける。この選
択装置４０′も第３ｂ図の選択装置４０と同様に構成し
うる為、その詳細は第３ｃ図に示さない。出力端子５１
′に得られるパルス（これらのパルスは検査ビットパタ
ーンの周期当り一度だけ、例えば発生状態Ｓｎのビット
位置、従ってクロツクパルスカウンタ３８′の所望の計
数位置を示す）は、伝送クロツクパルスカウンタ３８′
を第３ａ図の送信機周辺装置２内の伝送クロツクパルス
カウンタ３８と同期させるのに用いる。また、第３ａ図
のスクランプラ１５内のパルスパターン発生器３９と第
３ｃ図のデスクランブラ２６内のパルスパターン発生器
３９′とは同じものである為、モジュロー２加算器１９
，２７のスクランフルパルスパターンも同じとなる。第
３ｃ図の受信機周辺装置６のうちデスクランブラ２６に
後続する区分は、第２ａ図の同期回路３６が第３ｃ図に
設けられていないという点で第２ｃ図の区分と相違する
。その理由は同期回路３６の機能は選択装置４０′によ
って達成しうる為である。その理由は、出力端子４８′
に得られる信号は通常順次の伝送フレームの検査ビット
位置に生じる等間隔パルスの列より成り、従ってこの信
号を用いて時間制御回路３０を伝送フレームと同期させ
ることができる為である。前述した例では、第３ａ図の
余分ビット信号源１２から検査ビットとして挿入した余
分ビットのすべてが同じ２進値であるものと仮定して、
また、一例として、伝送クロツクパルスカウンタ３８，
３８″の最終計数位置Ｃと各伝送フレーム当りのビット
位置の個数Ｆとの間の関係をＣ＝Ｆ＝１に選択した。

しかし、上記の仮定を保持したままでＣとＦとの間の関
係を他の一定関係に選択することもできる。例えばＣ＝
Ｆ＋１の関係にすると、容易に確かめうるように、検査
ビットパターンは、２進値″○″を有する余分ビットを
挿入した場合にはパルスパターン発生器３９のスクラン
フルパルスパターンを時間的に反転したものに等しくな
り、２進値″１″を有する余分ビットを挿入した場合に
はこの時間的に反転したスクランフルパルスパターンを
論理反転したものに等しくなる。ＣおよびＦが共通因数
を有さず、従って一対の互いに素数となる場合には、上
述した仮定をより一層一般的に維持しうる。しかし、上
述した板定がない場合には、ＣおよびＦ間の関係を本発
明の伝送方式に実際的に適用するのに好適な他の関係に
選択することもできる。

極めて通した関係は例えばＣ＝Ｆである。この関係を第
３ａ図の送信機周辺装置２においてＦ＝（ｎ十１）＝Ｃ
に適用する場合には、このことは順次の伝送フレームの
検査ビット位置がパルスパターン発生何３９の１つの所
定の発生状態Ｓｘと常に一致するということを意味する
。この場合、第３ａ図の余分ビット信号源１２は擬似ラ
ンダムビットパターンを発生する発生器、例えばマキシ
マムレングスリニアシフトレジスタ列を以つて構成する
。この場合、モジュロー２加算器１９の出力端子におけ
るスクランブルされたビット列に対し、順次の伝送フレ
ームの検査ビット位置中のビットが、パルスパターン発
生器３９の発生状態Ｓｘと関連する一定のスクランブル
パルスパターン内のビットの２進値に依存して、余分ビ
ット信号源１２の一定の擬似ランダムビットパターン或
いはその論理反転パターンに等しいパターンを形成する
ようになる。またこの場合には、検査ビットパターンは
完全に規定されている為、この検査ビットパターンを、
このパターンに対して配置した選択装置４０，４０′に
よって中継局７および受信機周辺装置６の再生区分９，
２３内で前述したように選択することができる。第３ａ
図の送信機周辺装置２の上述した作動を第５図の時間線
図を用いて説明する。

第５図の時間線図ａおよびｂは第４図の時間線図ａおよ
びｂに対応し、第５図の時陥線図ａは弾性記憶装置１３
内に入れられるデータ信号源１１のビットを示し、第５
図の時間線図ｂは、ｘで表わした検査ビットを各伝送フ
レームのビット位置（ｎ十１）に挿入した場合に伝送ク
ロック信号と同期して弾性記憶装置１３から読出したビ
ット列を示す。第４図の場合と相違し、第５図の順次の
伝送フレ−ム中の検査ビットｘは同じ２進値を有さず、
余分ビット信号源１２の一定の擬似ランダムビットパタ
ーンを形成する。第５図の時間線図ｃは伝送クロックパ
ルスカウンタ３８の計数位置を示し、またこのカウンタ
３８がその最終計数位置Ｃ＝（ｎ＋１）に達した後にこ
のカウンタ３８がパルスパターン発生器３９にセット用
パルスを供給する瞬時を矢印で示す。これらの瞬時は伝
送フレームの各々の開始時と必ずしも一致させる必要が
ないが、実際にはこのように一致させるのが好適である
。その理由は、この場合ビット列を、各伝送フレーム当
りＦこ（ｎ＋１）個のビット位置を有する伝送フレーム
に分割する為の時間制御回路１４内にすでに存在する計
数情報から、パルス発生器３９をその最初の発生状態Ｓ
，に調整する為のセット用パルスをも取出すことができ
、従って別個の伝送クロツクパルスカウン夕３８を省略
し得る為である。第５図の時間線図ｄはパルスパターン
発生器３９の順次の発生状態Ｓ，，Ｓ２・・・・・・Ｓ
ｎ＋，を示す。時間線図ｂおよびｄから明らかなように
、順次の伝送フレーム中の検査ビットｘはパルスパター
ン発生器３９の同じ発生状態Ｓｎ十，と常に一致する。
この場合、スクランブルすべきビット列およびスクラン
ブルされたビット列中の検査ビットパターンは互に同一
であるか或いは互いに論理反転されたものであり、従っ
て（第４図につき説明した場合と相違して）これらの検
査ビットパターンはデスクランブルされたビット列にも
適用される為受信機周辺装置６内の伝送クロックパルス
カウン夕３８′を同期させる情報をデスクランブルされ
たビット列から取出すことができる。

第６図は第３ｃ図の受信機周辺装置６の変形例を示し、
本例の場合上述したように伝送クロツクパルスカウンタ
３８′を同期させる情報をデスクランブルされたビット
列から取出すようにしたものである。

第６図および第３ｃ図の周辺装置６の対応する区分には
同一符号を付した。第６図の例では第２ｃ図の同期回路
３６は存在するも、再生区分２３中に第３ｃ図の選択装
置４０′は存在しない。その理由は、本例の場合、第３
ｃ図の選択回路４０′の機能を弾性記憶装置２９および
時間制御回路３０と関連させたこの同期回路３６によっ
て完全に達成しうる為である。第６図から明らかなよう
に、周辺装置６のこの構成は第２ｃ図に示す既知の構成
に極めて類似している。しかし、第６図の構成は、伝送
クロックパルスカウンタ３８′が第６図にあり、このカ
ウンタ３８′が最終計数位置Ｃ＝（ｎ＋１）に達すると
、このカウンタ３８′によりパルスパターン発生器３９
′をその最初の発生状態Ｓ，に調整するという点で第２
ｃ図の構成と相違する。この同期回路３６に第３ｂ図に
示す中継局７の再生区分９および第３ｃ図に示す周辺装
置６内の選択装置４０および４０′と同様に構成するこ
とができる。この場合、第６図の伝送クロックパルスカ
ウンタ３８′を第３ａ図の伝送クロックパルスカウンタ
３８に同期させる信号は同期回路３６の出力端子５２に
現われる。伝送クロツクパルスカウンタ３８のセット用
パルスが各伝送フレームの開始時と一致する場合には、
パルスパターン発生器３９′をその最初の発生状態Ｓ，
に調整するセット用パルスも時間制御回路３０から取出
すことができる為、別個の伝送クロツクパルスカウンタ
３８′を周辺装置６から省略でき、この点に関しては前
述したように周辺装置２内の伝送クロックパルスカゥン
３８に対しても同様である。上述したことは、伝送クロ
ックパルスカウンタ３８の最終計数位置Ｃと各伝送フレ
ーム当りのビット位置の個数Ｆとも間の関係がＣ＝Ｆの
場合に適用するものであるが、この関係をＣ＝Ｆ／ｍ（
ｍは整数）に選択する場合には必要の変更を加えてこの
関係に適用される。

その理由は、この場合順次の伝送フレーム中の検査ビッ
ト刈ま、容易に確かめうるように、パルスパターン発生
器３９の同じ発生状態Ｓｘとも一致する為である。以上
要するに、上述したデジタル伝送方式によれば可成りの
利点が得られる。例えば、上述した手段を用いた場合、
検査ビットとして挿入した余分ビットをスクランブルさ
れたビット列からデスクランブルすることなく選択し、
これら検査ビットを用いて関連する中継局に先行する再
生区分を監視することができるばかりではなく、この先
行する再生区分が適正に機能していないということが分
った場合には、再生されたビット列中の受信検査ビット
を抑圧し、これら検査ビットの代りにこれら検査ビット
の為のビット位置に警報ビットを配置することもできず
、これらの警報ビットに対し、関連する中継局を表わす
警報ビットパターンを選択することにより、受信端局は
、この警報ビットパターンを受けると、他の誤り位置の
決定を行なうことなく、関連する中継局に先行する再生
区分が適正に機能していないということを確認すること
ができる。更に、上述した伝送方式は、ビット誤りの多
重化を行なわない型のスクランブラおよびデスクランプ
ラを用いており、このことは従来の伝送方式に用いられ
ておりビット誤りの多重化を行なう自己同期式のスクラ
ンブラおよびデスクランブラと相違するものである。

【図面の簡単な説明】

第１図は無線リンクを経てビット列を伝送する一般的な
デジタル伝送方式を示すブロック線図、第２ａ，２ｂお
よび２ｃ図は第１図の伝送方式を既知のように配列した
場合のこの伝送方式の送信機周辺装置、中継局再生区分
および受信機周辺装置をそれぞれ示すブロック線図、第
３ａ，３ｂおよび３ｃ図は第１図の伝送方式を本発明に
より配列した場合のこの伝送方式の送信機周辺装置、中
継局再生区分および受信機周辺装置の一例をそれぞれ示
すブロック線図、第４図は伝送クロツクパルスカウンタ
の最終計数位置と各伝送フレーム当りのビット位置の個
数との間の一定関係を選択する第１方法に対する第３ａ
図における送信機周辺装置の作動を説明する為の時間線
図、第５図は上記の一定関係を選択する第２方法に対す
る第３ａ図における送信機周辺装置の作動を説明する為
の時間線図、第６図は第５図につき説明した上記の一定
関係の第２選択方法に通した第３ｃ図の受信機周辺装置
の変形を示すブロック線図である。 １…送信局、２，６・・・デジタル周辺装置、３，１０
・・・無線送信機、４…受信端局、５，８・・・無線受
信機、７・・・再生中継局、９，２３・・・再生区分、
１１・・・データ信号源、１２・・・余分ビット信号源
、１３，２９・・・弾性記憶装置、１４，３０・・・時
間制御回路、１５…スクランプラ、１９，２７…モジュ
ロー２加算器、２０，２８・・・スクランフルパルスパ
ターン形成回路、２１，２４・・・クロツク抽出器、２
２，２５・・・再生器、２６…デスクランフラ、３２・
・・受信データ端末装置、３５・・・モニタ、３６…同
期回路、３８，３８′・・・伝送クロツクパルスカウン
タ、３９，３９′…パルスパターン発生器、４０，４０
′一選択装置、４１・・・ビット選択器、４２・・・調
整回路、４３・・・パターン検出回路、４４・・・パタ
ーン変換器、４５・・・積分器、４６・・・制御回路、
４９・・・モニタ、５０・・・状態検出器。 Ｆｉ９．１Ｆｉｇ．２ａＦｉ９．２ｂ Ｆｉｇ．２ｃ Ｆｉ９．３ａ Ｆｉ９．３ｂ Ｆｉ９．３ｃ Ｆｉ９．４ Ｆｉｇ．５ Ｆｉ９．６

Claims (1)

1. 【特許請求の範囲】 １ 複数の再生中継局を有するデジタル伝送方式であり
   、これらの再生中継局を以つて送信端局と受信端局との
   間のデジタルリンクを構成し、これら端局の各々が関連
   するデジタル周辺装置を有し、送信端局の前記周辺装置
   が、伝送すべきビツト列を、一定数のビツト位置を有す
   る順次の伝送フレームに分割するとともに順次の各伝送
   フレームの所定のビツト位置に少くとも１つの余分ビツ
   トを挿入する装置と、該装置により得たビツト列をスク
   ランブルパルスパターンとモジユロー２加算し、前記の
   デジタルリンクを経て伝送する為のスクランブルされた
   ビツト列を発生するスクランブルとを有し、受信端局の
   前記周辺装置が、前記デジタルリンクから得られスクラ
   ンブルされたビツト列をデスクランブルするデスクラン
   ブラと、順次の伝送フレーム内に挿入された余分ビツト
   を選択する装置とを有するようにしたデジタル伝送方式
   において、送信端局および受信端局の双方の前記周辺装
   置に、各伝送フレーム当りのビツト位置の個数に対し所
   定の一定関係にある最終計数位置を有する伝送クロツク
   パルスカウンタを設け、これらの伝送クロツクパルスカ
   ウンタがこれらの最終計数位置でセツト用パルスを発生
   するようにし、前記のスクランブラおよびデスクランブ
   ラの双方に、所定の一定のスクランブルパルスパターン
   を発生するパルスパターン発生器を設け、これらパルス
   パターン発生器を前記の伝送クロツクパルスカウンタの
   前記セツト用パルスにより所定の最初の発生状態に調整
   するようにし、受信端局の周辺装置および再生中継局に
   は、順次の伝送フレーム内に挿入された余分ビツトを、
   最終計数位置と各電送フレーム当りのビツト位置の個数
   との間の前記の一定関係に基づいて選択する選択装置を
   設け、受信端局の周辺装置における前記の選択装置が、
   受信端局の周辺装置における伝送クロツクパルスカウン
   タを送信端局の周辺装置における伝送クロツクパルスカ
   ウンタと同期させる為の同期パルスをも生じるようにし
   たことを特徴とするデジタル伝送方式。 ２ 特許請求の範囲１記載のデジタル伝送方式において
   、順次の各伝送フレームの所定のビツト位置に挿入され
   た余分ビツトのすべてを同じ２進値とし、伝送クロツク
   パルスカウンタの最終計数位置と各伝送フレーム当りの
   ビツト位置の個数とが一対の互いに素数となるようにし
   たことを特徴とするデジタル伝送方式。 ３ 特許請求の範囲１記載のデジタル伝送方式において
   、順次の各伝送フレームの所定のビツト位置に挿入した
   余分ビツトが一定で且つ周期的な擬似ランダムビツトパ
   ターンを形成し、伝送クロツクパルスカウンタの最終計
   数位置を各伝送フレーム当りの位置の個数或いはその約
   数に等しくしたことを特徴とするデジタル伝送方式。