JPH0260103B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は同期形スクランブルを行なう場合の、
無入力時のスクランブルされた信号中に残存する
周期性を減小し、スクランブル特性を改善する擬
似無相関信号切替方式に関する。

一般にデジタル形多相多値変調方式において入
力信号に自己相関の強い符号（例えば同じ符号が
繰り返すとか、比較的短い周期の同じパターンが
繰り返すような符号）が入力すると、復調器にお
いて、復調用の局部搬送波の抽出等が乱され復調
器の特性が劣化することが知られている。

また、無線伝送系の場合にはフエージングによ
る伝送路の周波数特性の変動があるためこれを等
化する等化器を付加するのが一般的である伝送さ
れる信号中に上述の強い相関がある場合には伝送
信号自体に強い周波数成分の不規則性を生じ上述
の等化器を誤動作させ等化特性を劣化させる。

従つて、一般には送信側においてスクランブリ
ング回路を設け伝送信号をスクランブルすること
により入力信号の相関を大幅に減小させる方法が
とられている。

スクランブリングには、フレーム周期と無関係
に行なう自己同期形もあるが、一般には構成が簡
単なこと、デイスクランブリング特性の劣化が生
じないこと等のためにフレーム周期に同期した同
期形スクランブリングが広く用いられる。

この同期形スクランブリング方式においては、
受信側でデイスクランブルして、スクランブル信
号を取除き原信号に戻すために、このスクランブ
ル信号の周期はフレーム長の整数分の１で最大で
もフレーム長までである。従つて入力信号が断と
なつた場合には、最大でもフレーム長までしかな
い周期をもつスクランブリング信号がそのまま送
出され、送信信号は強い相関をもち上述のように
受信側における各機器の劣化が生ずる。

本発明の目的は上述の従来の欠点を除去し、入
力信号が断となつた場合においても充分に相関の
低い信号を送出できるような擬似無相関信号切替
方式を提供することにある。

本発明の方式は、スクランブルを用いたデイジ
タル無線方式の送信側において、入力信号の有無
を検出する信号検出回路と、前記検出回路が入力
信号の存在を検出しているときには入力信号に対
するパリテイチエツク用の情報を発生し入力信号
が存在しないことを検出したときには前記パリテ
イチエツク用の情報の代りに予め定めた固定の入
力消失指示情報を発生するパリテイ計数固定消失
指示情報切替回路と、前記入力信号を特定のフレ
ーム構成として前記パリテイ計数固定消失指示情
報切替回路の出力をこのフレーム中のムの必要に
応じて前記予備システムに同期切替え伝送される
べき切替用信号と下位にランクされた架から転送
される転送用切替用信号のいずれか一つを前記チ
ヤンネルセレクタで選択してこれを上位にランク
された架に該架に対する転送切替用信号として転
送できるようにし、また最上位にランクされた架
においてはこの架に実施されている各現用システ
ムの必要に応じて前記予備システムに同期切替え
伝送されるべき切替用信号と予備システムの伝送
用信号と下位にランクされた架から転送される前
記転送用切替用信号のいずれか一つをこの架に実
装されている前記チヤンネルセレクタで選択しこ
れを前記予備システムの伝送路を介して伝送す
る。判定された場合には前記パリテイチエツク結
果を不活性化するようにした手段とを有する。

次に図面を参照して本発明を詳細に説明する。

第１図は本発明の一実施例を示すブロツク図で
ある。

本実施例は、送信側１と受信側２とを有し、送
信側１には信号変換回路１１、信号検出回路１
２、多重変換回路１３、パリテイ計数回路１４、
スクランブラー１５および送信装置１６を含み、
また受信側２は、受信装置２１、フレーム同期回
路２２、パリテイ計数回路２３、パリテイ比較回
路２４、パリテイ警報回路２５、デイスクランブ
ラ２６、多重変換回路２７および信号変換回路２
８を含んでいる。

本実施例の動作は下記の通りである。

多重化装置（図示せず）からのバイポーラーデ
イジタル入力信号はライン１００を介して信号変
換回路１１および信号検出回路１２に供給され
る。

信号変換回路１１においては、バイポーラー信
号がユニポーラー信号に変換され、さらに直列ビ
ツト信号が多相変調を行なうためのＭ列（Ｍは整
数）の並列ビツト信号に変換され、この出力は多
重変換回路１３およびパリテイ計数回路１４に供
給される。

一方、信号検出回路１２は入力信号１００が存
在するか否かを判定し、その結果をライン１２０
を介してパリテイ計数回路１４およびスクランブ
ラー１５に通報する。

多重変換回路１３は、前記Ｍ列の並列ビツト信
号を特定の長さずつ区切つてフレーム構成とし、
フレームの区切りを示すための特定のフレーム同
期信号を挿入する。また、フレーム中の特定の位
置に、後述するパリテイ計数回路１４で生成され
るパリテイビツトの挿入位置を確保する。このた
め多重変換回路１３は、入力側のビツトレートよ
りも出力側のビツトレートの方が挿入されたフレ
ーム同期ビツトおよびパリテイビツト、さらに場
合によつては打合せ回線用ビツト等の分だけ高く
なる。多重変換回路１３は、このようにパルス速
度を早め、必要な上記諸ビツトを挿入するための
回路として用いられる。

一方、パリテイ計数回路１４は、入力データの
中の論理レベル“１”のビツト数を各フレームご
とにmod2によつて加算し各フレームの終りごと
にパリテイビツトを発生する。

第２図にフレーム構成の一例を示す。この例に
おいては前記Ｍの値は３で、８相PSK変調用の
３個のチヤンネル、Ａチヤンネル、Ｂチヤンネル
およびＣチヤンネルをもつ３列の並列データとな
つている。各チヤンネルには予め定めた特定の論
理レベルをもつフレーム同期ビツトが各フレーム
の最初に挿入され、次からデータビツトが特定の
長さＬだけ続く。このＬ個のデータ中で論理レベ
ル“１”をもつビツトの個数がmod2で加算され、
その結果の値がパリテイビツトとしてフレームの
最後のビツト位置に挿入される。かくして、例え
ばＡチヤンネルのあるフレームにおけるデータビ
ツトの論理レベル“１”をとるものの個数が奇数
である場合にはそのフレームのＡチヤンネルのパ
リテイビツトとしては“１”が挿入され、また偶
数である場合には“０”が挿入されることにな
る。

さて、パリテイ計数回路１４は、信号検出回路
１２が入力信号を検出している正常動作時におい
ては、上に述べたようなパリテイビツトを生成
し、これを多重変換回路１３に供給し、回路１３
はこれを第２図に示すパリテイビツト位置に挿入
する。しかし、入力信号１００が消失して、信号
検出回路１２がこれを検知し、ライン１２０を介
して入力信号１００が消失したことをパリテイ計
数回路１４に通報すると、回路１４は、前述のパ
リテイビツトのかわりに予め定めた特定のビツト
パタン（例えばＡチヤンネル“１”、Ｂチヤンネ
ル“０”、Ｃチヤンネル“１”）をもつ入力消失指
示情報を生成してこれを前述のパリテイビツトの
かわりに多重変換回路１３に供給する。すなわ
ち、入力信号が消失した場合には、多重変換回路
１３の出力は、前述のパリテイビツト位置にこの
特定のビツトパタンをもつ入力消失指示情報が挿
入されることになる。

さて、多重変換回路１３の出力はスクランブラ
ー１５に供給されここでスクランブルされる。こ
のスクランブラー１５は下記のように動作する。

信号検出回路１２が入力信号を検出している正
常動作時においては、スクランブラー１５は同期
形スクランブラーとして動作する。

すなわち、前述の各チヤンネルごとに、特定の
PNジエネレータが設けられ、このPNジエネレ
ータはフレーム同期ビツトによつて特定の初期値
にプリセツトされる。（この初期設定値は各チヤ
ンネルごとに異なつている）。この初期状態より
予め定まつている特定のPNシーケンスが開始さ
れ、かくして生ずる特定のPNシーケンスの各ビ
ツトは多重変換回路１３の対応するチヤンネルの
出力の次次のビツト排多的論理和の形で加算さ
れ、この出力がスクランブルされる。かくして次
のフレームの始めでは再び同じ初期状態に設定さ
れ、同じPNシーケンスの各ビツトの加算がフレ
ーム毎に繰り返えされることになる。このように
スクランブルに用いるPNシーケンスがフレーム
同期ビツトをもととして一義的に定まつている結
果、後述するように、受信側において、このスク
ランブルされた信号をデイスクランブルしてスク
ランブルされる前の原データを再現することは非
常に簡単になる。

さて、信号検出回路１２が入力信号１００を検
出している正常動作時においては、スクランブラ
ー１５は上述のように同期形スクランブラーとし
て動作するが、入力信号１００が消失して信号検
出回路１２がこれを検知し、ライン１２０を介し
て入力信号１００が消失したことをスクランブラ
ー１５に通報すると、スクランブラー１５は次の
フレームの始めから非同期形スクランブラーとし
て動作するようにモードが切替えられる。

すなわち、前述のフレーム同期ビツトごとに行
なわれた初期設定動作はデイセーブルされ、ま
た、前述のPNジエネレータそのものも、充分の
長周期をもつPNパターンを発生する構成に切替
えられる。

かくして入力信号１００が消失した場合には、
スクランブラー１５の出力は殆んどこの長周期を
もつPNパターンそのもので置き換えられ、この
結果、入力信号が消失した場合の従来例の同期形
スクランブラーの場合のようにその出力に強い残
存フレーム周期成分を含むというような欠点を除
くことができる。

なお、スクランブラー１５においては、上述の
ように、回路１３の各チヤンネルの出力に、対応
するチヤンネルのPNシーケンスを排他的論理和
加算することによつてスクランブルを行なうが、
この排他的論理和加算は、前述のフレーム同期ビ
ツト位置およびパリテイビツト位置に対しては行
なわないものとする。この結果、後述する受信側
２においては、デイスクランブルすることなくフ
レーム同期ビツトおよびパリテイビツト位置のビ
ツトを送信側１の回路１３で挿入した値のまま再
生することができる。

さて、スクランブラー１５の出力は、送信装置
１６に供給され、ここに含まれる多相PSK変調
器により搬送波を多相PSK変調（前述の例では
８相PSK変調）し、必要な伝送帯域に周波数変
換後無線伝送される。

受信側２においては、受信装置２１で受信さ
れ、受信装置２１の内部に含まれる復調器により
復調された信号は、原則的に（伝送による僅かの
ビツトエラーを除いて）送信側１のスクランブラ
ー１５の出力と同じものが再生され、フレーム同
期回路２２に供給される。すなわち、前述の例で
はＡチヤンネル、ＢチヤンネルおよびＣチヤンネ
ルの３個のチヤンネルの並列ビツトが回路２２に
供給される。

フレーム同期回路２２は、供給された入力デー
タより、前述のフレーム同期ビツトを検出してフ
レーム同期を確立する。このフレーム同期を確立
することにより、各チヤンネルのフレーム同期ビ
ツト、データビツトおよびパリテイビツトを区別
して取出すことができる。

さて回路２２の各チヤンネルの出力は、デイス
クランブラー２６に供給され、ここで生成される
前述のスクランブラー１５の同期形スクランブラ
ーで説明したのと同じPNコードが排他的論理和
加算され、この結果、送信側１でスクランブラー
１５が同期形スクランブラーとして動作している
とき（すなわち信号検出回路１２が入力信号を検
出している正常動作時）には送信側１のスクラン
ブラー１５でスクランブルされる前の原データが
デイスクランブラー２６の出力として復元され
る。

このデイスクランブラー２６の出力は多重変換
回路２７および信号変換回路２８により、送信側
１の多重変換回路１３および信号変換回路１１で
述べたものと逆の処理を行なつて入力信号１００
に相当する信号を出力２８０に再現し、これを下
位の装置（多重化装置）に伝送する。

さて、一方、フレーム同期回路２２から取出さ
れたデータビツトはパリテイ計数回路２３に供給
され、ここで、送信側１のパリテイ計数回路１４
で説明したのと同様にして各チヤンネルの１フレ
ーム中のデータビツト中に含まれる論理レベル
“１”の数がmod2加算されて各フレームの終りご
とにパリテイチエツクビツトを発生する。

このパリテイチエツクビツトはデイスクランブ
ルされていないデータに対するものであり、これ
を原データに対する正しいパリテイチエツクビツ
トにするためには次の補正を行なう。すなわち、
スクランブラー１５により、スクランブルするた
めに加えられたPNシーケンスは前述のように定
まつており、従つて、この加えられたPNシーケ
ンス中に含まれる論理レベル“１”の個数も予め
定まつているので、その数が偶数か奇数に応じ
て、偶数の場合には上に求めたパリテイチエツク
ビツトをそのまま、また奇数の場合には上に求め
たパリテイチエツクビツトを反転することによつ
て正しいパリテイチエツクビツトを作り、これを
ライン２３０を介してパリテイ比較回路２４に供
給する。

一方、フレーム同期回路２２から取出された伝
送信号中に含まれるパリテイビツトは、ライン２
２０を介して同様にパリテイ比較回路２４のもう
一方の入力に加えられ、ここで前記パリテイチエ
ツクビツト２３０と比較される。もし伝送中にデ
ータビツトにエラーが発生していなければ、正常
動作の場合この比較結果は等しくなる筈である。
エラーが発生している場合には一般に両者の比較
結果は相異なり、この情報はライン２４０を介し
てパリテイ警報回路２５に供給され、伝送系のビ
ツトエラーレート判定等による警報出力を発生す
るのに用いられる。

さて、パリテイ比較回路２４は、前述のように
ライン２２０を介して受信信号中のパリテイビツ
ト（パリテイビツト位置にあるビツト）を入力
し、これを回路２３からのパリテイチエツクビツ
ト２３０と比較するが、そればかりでなく、この
パリテイビツト２２０を前述の特定ビツトパタン
をもつ局部的に発生した入力消失指示情報に等し
いか否かを判定している。そしてもしこのパリテ
イビツト２２０が入力消失指示情報のビツトパタ
ンに一致する場合にはライン２４１を介してパリ
テイ警報回路２５の警報出力を禁止する。

また、必要に応じてこれを用いて信号変換回路
２８を制御してこの場合の出力信号をスケルチす
ることも可能であり、さらにまた、これを送信側
入力断を指示する情報として下位装置に送出する
こともできる。

なお、正常のパリテイビツトが入力消失指示情
報と確率的に一致して誤動作するのを避けるた
め、必要に応じて、連続した数フレームについて
判定を行ない、このような誤りの起る確率を必要
値以下に下げることができる。

なお、上述の第２図に示したフレーム構成は単
なる一例を示すものであり、本発明は何もこれに
限定されるものではない。

例えば、数フレームをまとめてスーパーフレー
ム構成とし、パリテイビツトも各チヤンネルごと
に別別に設けるかわりに各フレームごとに１個と
し、また入力消失情報としては各フレームのパリ
テイビツト位置のビツトがスーパーフレームによ
り特定のビツトパタンをとるように構成すること
もできる。さらに、フレーム中にシステム内打合
せ回線用のデータを挿入するようにすることもで
きる。

また、以上の構成においてはパリテイ比較回路
２４により入力消失指示情報が検出されていると
きはパリテイ警報回路２５における警報出力が禁
止され、伝送路のエラーレートに対する情報が失
なわれるが、この点を以下のようにして改善する
こともできる。

すなわち、第３図に示すように、第１図の受信
側２に、更に、不一致レート計数回路２９、入力
消失判定回路３０、不一致レート警報回路３１お
よび警報合成回路３２を追加する。

前述のように、パリテイ比較回路２４は、ライ
ン２２０を介して受信信号中のパリテイビツト
（パリテイビツト位置にあるビツト）を入力し、
これを回路２３からのパリテイチエツクビツト２
３０と比較するが、そればかりでなく、このパリ
テイビツト２２０を前述の特定ビツトパタンをも
つ局部的に発生した入力消失指示情報に等しいか
否かを判定している。そしてもしこのパリテイビ
ツト２２０が入力消失指示情報のビツトパタンに
一致する場合にはライン２４１に一致情報を出力
する。

不一致レート計数回路２９は、前記一致情報が
出力すべき時点に一致情報が出力されない場合の
レート（つまり不一致情報が出力されるレート）
を計数し、その結果の不一致情報出力レート２９
０を入力消失判定回路３０に供給する。

入力消失判定回路３０は、供給された不一致情
報出力レート２９０が特定のスレシホールド値よ
りも小さくなつた場合には送信側１において入力
消失が起つたと判定して入力消失判定信号３００
を出力する。この判定信号３００は第１図の構成
における信号２４１と同様にパリテイ警報回路２
５の警報出力を禁止する。また必要に応じてこれ
を用いて信号変換回路２８を制御してこの場合の
出力信号をスケルチすることも可能であり、さら
にまたこれを送信側１の入力消失を指示する情報
として下位装置に送出することもできる。

さて、不一致レート計数回路２９の出力は不一
致レート警報回路３１にも供給される。この不一
致レート警報回路３１は供給された不一致レート
に基づいて伝送路のビツトエラーレート判定等を
行ない警報出力を発生するのに用いられる。この
警報回路３１の出力は前記入力消失判定信号３０
０によつて活性化される。

以上の構成より明らかなように、入力消失判定
回路３０の前記スレシホールド値を適切に設定す
ることによつて、送信側１の入力信号１００が正
常に存在する場合には実際にパリテイ情報が伝送
される結果、不一致情報出力レート２９０が大き
な値となり、設定されたスレシホールド値を越え
るため、判定回路３０は入力消失判定信号３００
を出力せず、また、入力信号が１００が消失した
場合には入力消失指示情報のビツトパタンが伝送
されるため不一致情報出力レート２９０は、伝送
路である程度までのエラーレートをもつビツトエ
ラーが発生しても、設定された前記スレシホール
ド値を越えず、従つて判定回路３０は入力消失判
定信号３００を出力するようにすることができ
る。しかもこの場合には不一致レート計数回路２
９の出力２９１は伝送路のビツトエラーレートに
応答する情報を与えることができる。

この結果、入力信号が正常に存在する場合には
パリテイ警報回路２５が伝送路のビツトエラーレ
ート判定等による警報出力の発生をつかさどり、
入力信号が消失した場合には不一致レート警報回
路２８が伝送路のビツトエラーレート判定等によ
る警報出力の発生をつかさどる。従つて両者の出
力を警報合成回路３２で合成することにより常に
伝送路のビツトエラーレート判定等に基ずく警報
出力３２０を得ることができる。

以上においては、不一致情報が出力されるレー
トによつて入力消失の判定を行なつたが、このか
わりに例えば、不一致情報が特定の個数連続して
発生した場合に入力消失が解消したと判定して、
入力消失モードから入力存在モードに切替え、ま
た逆に一致情報が特定の個数連続して発生した場
合に入力消失が発生したと判定して入力存在モー
ドから入力消失モードに切替えるというように入
力消失判定回路３０を構成し、入力存在モードに
おいてはパリテイ警報回路２５が警報出力の発生
をつかさどり、入力消失モードにおいて不一致レ
ート警報回路３１が警報出力の発生をつかさどる
ようにすることもできる。

以上のように本発明を用いると、入力信号が消
失した場合には同期形スクランブラーによつて生
ずる周波数スペクトラム上の強い不規則性成分を
除去し、かつ、この場合にシステム内で用いるパ
リテイチエツク情報のかわりに入力信号消失指示
情報を受信側に伝送し受信側の動作を入力信号消
失に適応するように制御することができる。

これにより入力信号が消失した場合における復
調器や等化器の特性劣化を回避し入力信号が再現
した場合直ちに特性劣化のない伝送を行なう通信
方式を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は本実施例のフレーム構成の一例を説明す
るための図および第３図は他の実施例を説明する
ためのブロツク図である。 図において、１……送信側、２……受信側、１
１……信号変換回路、１２……信号検出回路、１
３……多重変換回路、１４……パリテイ計数回
路、１５……スクランブラー、１６……送信装
置、２１……受信装置、２２……フレーム同期回
路、２３……パリテイ計数回路、２４……パリテ
イ比較回路、２５……パリテイ警報回路、２６…
…デイスクランブラー、２７……多重変換回路、
２８……信号変換回路、２９……不一致レート計
数回路、３０……入力損失判定回路、３１……誤
り警報回路、３２……警報合成回路。

Claims (1)

1. 【特許請求の範囲】 １ スクランブルを用いたデイジタル無線方式の
   送信側において、入力信号の有無を検出する信号
   検出回路と、前記検出回路が入力信号の存在を検
   出しているときには入力信号に対するパリテイチ
   エツク用の情報を発生し入力信号が存在しないこ
   とを検出したときには前記パリテイチエツク用の
   情報の代りに予め定めた固定の入力消失指示情報
   を発生するパリテイ計数固定消失指示情報切替回
   路と、前記入力信号を特定のフレーム構成として
   前記パリテイ計数固定消失指示情報切替回路の出
   力をこのフレーム中の特定の位置に挿入するため
   の外重変換回路と、前記検出回路が入力信号の存
   在を検出しているときには前記多重変換回路の出
   力を前記フレームの長さに同期したスクランブル
   信号によりスクランブルし前記入力信号が存在し
   ないことを検出したときには前記スクランブル信
   号を長周期の擬似無相関信号に切替えるスクラン
   ブル擬似無相関信号切替回路とを有し、その受信
   側において、前記フレーム中の前記特定の位置に
   ある情報を抽出するためのフレーム同期回路と、
   抽出された前記情報を用いて受信信号に対するパ
   リテイチエツクを行ないまた前記情報が前記入力
   消失指示情報か否かを判定し、前記入力消失指示
   情報と判定された場合には前記パリテイチエツク
   の結果を不活性化するようにした手段とを有する
   ことを特徴とする擬似無相関信号切替方式。 ２ 前記フレーム同期回路から抽出された前記特
   定の位置にある情報を用いて受信信号に対するパ
   リテイチエツクを行ないこれに基ずいて伝送系の
   誤り率を判定し、また前記特定の位置にある情報
   を前記受信側で局部的に発生した前記入力消失指
   示情報を表わす固定パタンと比較し比較結果の誤
   り確率に基ずいて前記送信側の入力消失を判定し
   入力消失と判定された場合には前記パリテイチエ
   ツクの結果を不活性化しかわりに前記比較結果の
   誤り確率に基ずいて前記伝送系の誤り率を判定す
   るようにしたことを特徴とする特許請求の範囲第
   １項記載の擬似無相関信号切替方式。