JP2734399B2 - ディジタル伝送装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル伝送装置に関
し、特にフレーム周期を選択してスクランブル伝送する
ディジタル伝送装置に関する。

【０００２】

【従来の技術】一般に、ディジタルデータの伝送におい
ては、特定のビットパターンを一定のフレーム周期で伝
送することにより、送信側と受信側とでフレーム同期が
確立され伝送データが正しく受信側で再生される。

【０００３】さらに、伝送データのビット同期の確立を
容易にするために、疑似ランダム信号によるスクランブ
ルが行われる。

【０００４】ここで、スクランブルとはディジタルデー
タのビットクロックの再生を容易にするため、Ｍ系列
（Ｍａｘｉｍｕｍ Ｌｅｎｇｔｈ Ｃｏｄｅ）によるＰ
Ｎ（Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｎｏｉｓｅ）コード
を用いて″１″または″０″のデータの生起確立をほぼ
１／２にして、ビットのトランジションデンシティを高
める操作を意味し、伝送データのランダム性を高め信号
スペクトラムの平準化を行うために使用される。

【０００５】図４は従来のディジタル伝送装置を示すブ
ロック図である。

【０００６】図４を参照すると、従来のディジタル伝送
装置は送信装置４０と受信装置４１とから構成される。

【０００７】送信装置４０は、４チャンネルの非同期の
入力信号１１、入力信号１２、入力信号１３、入力信号
１４を入力し切替信号３２によりマルチプレクスする同
期多重化回路１と、ビットクロック１７とフレームパル
ス３０とにより疑似ランダム信号３１を出力するＰＮコ
ード発生回路２と、ビットクロック１７で駆動されフレ
ーム同期信号１６とフレームパルス３０とを出力するフ
レーム同期信号発生回路５と、ビットクロック１７と切
替信号３２とを出力するタイミング発生回路３と、同期
多重化回路１の出力である多重化信号２９と疑似ランダ
ム信号３１とをスクランブルしスクランブル信号３３を
出力する排他的論理和回路６と、スクランブル信号３３
とフレーム同期信号１６とを多重化し伝送データ３４を
出力する多重化回路７とから構成される。

【０００８】また、受信装置４１は、伝送データ３４か
らビットクロック２４を再生するビット同期回路８と、
伝送データ３４とビットクロック２４とからフレーム同
期信号１６を検出しフレームパルス３０を出力するフレ
ーム同期回路９と、ビットクロック２４とフレームパル
ス３０とから疑似ランダム信号３１を出力するＰＮコー
ド発生回路２と、伝送データ３４と疑似ランダム信号３
１とによりデスクランブルして多重化信号２９を再生す
る排他的論理和回路６とから構成される。

【０００９】なお、無線伝送の場合、ビット同期回路８
は一般にデモジュレータ（図示せず）に含まれる場合が
多い。

【００１０】図５は図４のディジタル伝送装置の動作の
一例を示すタイムチャートである。

【００１１】図５を参照すると、１つのサブフレーム
（ＳＦ）はオーバーヘッド（ＯＨ）のデータとチャンネ
ル１、チャンネル２、チャンネル３、チャンネル４に対
応した入力信号１１、入力信号１２、入力信号１３、入
力信号１４のデータ１ブロックを数ブロック含んでい
る。また、１つのスーパーフレーム（ＳＦＲＭ）はフレ
ーム同期信号（Ｆ）と複数のサブフレーム（ＳＦ１〜Ｓ
Ｆｎ）とを含む。

【００１２】以下に記すフレーム周期とは、スーパーフ
レームの周期（ＳＦＲＭ周期）を示す。また、１つのス
ーパーフレームのデータをスクランブルしたデータ列が
１つのスクランブルデータであり、スクランブルデータ
が繰り返される周期がスクランブル周期（ＳＣＲ周期）
である。スペクトラムの平準化を計るために、ＳＣＲ周
期はＳＦＲＭ周期よりも長く設定される。

【００１３】フレーム周期は１スーパフレームに何個の
サブフレームが含まれているかにより決まる。

【００１４】次に、図４および図５を参照して動作を説
明する。

【００１５】入力信号１１、入力信号１２、入力信号１
３、入力信号１４はそれぞれが例えば音声、画像、通信
等のディジタル信号であり同期多重化回路１に入力され
る。入力信号１１はサブフレームのチャンネル１に、入
力信号１２はチャンネル２に、入力信号１３はチャンネ
ル３に、入力信号１４はチャンネル４に対応する。同期
多重化回路１はタイミング発生回路３から出力される切
替信号３２により、逐次、入力信号１１、入力信号１
２、入力信号１３、入力信号１４のチャンネルを切替
え、オーバーヘッドデータ（ＯＨ）を付与して１つのサ
ブフレームを生成し、本動作を数回繰返し数個のサブフ
レームから構成された多重化信号２９を出力する。多重
化信号２９はサブフレーム数個を含んだ内容に対応して
いる。

【００１６】タイミング発生回路３は、切替信号３２の
他にビットクロック１７を出力する。フレーム同期信号
発生回路５はビットクロック１７により、フレーム周期
を示すフレームパルス３０とフレーム同期信号１６とを
出力する。フレーム同期信号１６はフレーム同期のビッ
トパターンを示す信号である。

【００１７】ＰＮコード発生回路２はセット・リセット
型のスクランブラーで、ビットクロック１７によりＭ系
列のＰＮコードである疑似ランダム信号３１を出力す
る。フレームパルス３０によりリセットされるので、フ
レームパルス３０が出力されている期間はスクランブル
されない。

【００１８】排他的論理和回路６は多重化信号２９を疑
似ランダム信号３１でスクランブルしてスクランブル信
号３３を出力する。多重化回路７はスクランブル信号３
３にフレームパルス３０のタイミングでフレーム同期信
号１６を付加して１つのスーパーフレームを生成し、こ
のスーパーフレームを一定のフレーム周期で繰返した伝
送データ３４を出力する。

【００１９】受信装置４１ではスクランブルを施された
伝送データ３４をビット同期回路８に入力し、ビットク
ロック２４を再生する。フレーム同期回路９では、伝送
データ３４中のスクランブルされていないフレーム同期
信号１６を検出しフレーム周期を示すフレームパルス３
０を出力する。ＰＮコード発生回路２はビットクロック
２４とフレームパルス３０とから、送信側と等しい疑似
ランダム信号３１を出力する。伝送データ３４に疑似ラ
ンダム信号３１を排他的論理和回路６を用いて加算する
ことにより、デスクランブルされた多重化信号２９を得
ることができる。

【００２０】上記の動作において、チャンネル１には入
力信号１１が入力されるがチャンネル２〜チャンネル４
に入力信号１２、１３、１４が入力されない場合、同期
多重化回路１はチャンネル２〜４にデータが無いことを
示すＡＩＳ（Ａｌａｒｍ Ｉｎｄｉｃａｔｉｏｎ Ｓｉ
ｇｎａｌ）データとしてオール″１″のデータを伝送す
る。

【００２１】従って、図５に示すサブフレームのデータ
にはオール″１″の固定パターンが多くなり、データに
ランダム性が乏しくなるので、フレーム周期を長くしス
クランブル周期も長くしてデータのランダム性を高くす
る必要が生じる。

【００２２】しかし、フレーム周期を長くしたことによ
り、受信側でのフレーム同期引込時間が長くなることに
なる。フレーム同期引込時間とは送信されたデータが受
信側で再生され送受信間で同期が確立される迄の時間を
示す。フレーム同期引込時間が長いと同期確立迄の時間
が長くデータ再生迄に時間がかかるので即座にデータが
みられない不便さが有る。

【００２３】一方、チャンネル１〜４に入力信号１１、
入力信号１２、入力信号１３、入力信号１４が入力され
ている場合は、サブフレームはすでににランダム性の高
いデータを保有しているために、フレーム周期を短かく
してスクラブル周期も短かくできる。従って、受信側で
のフレーム同期引込時間を短かくできることになる。

【００２４】このように、伝送データのランダム性を高
めるための信号スペクトラム平準化とフレーム同期引込
時間とは両立しない相反事象であり、両者のトレードオ
フが要求される。

【００２５】図６はＰＮコード発生回路の１構成例を示
すブロック図である。

【００２６】ＰＮコード発生回路２は９段のシフトレジ
スタ３９ａ〜３９ｉと、排他的論理和回路６とから構成
されたセット・リセット型ＰＮコード発生回路である。

【００２７】各段のシフトレジタ３９ａ〜３９ｉは、フ
レームパルス３０により初期値がセットされ、ビットク
ロック１７により動作しＰＮコードを発生する。フレー
ムパルス３０でリセットするのは、フレーム同期信号１
６をスクランブルしないためである。

【００２８】

【発明が解決しようとする課題】上述した従来のディジ
タル伝送装置は、フレーム周期が一種類に固定されてい
るため、ランダム性の少ないデータを継続して送信する
場合、スペクトラムの平準化がされていないので、受信
側でビット同期がとりにくく送信データを正確に再生で
きない場合が生じる。このためフレーム周期を長くして
送信データのランダム性を高めスペクトラムの平準化を
行うが、フレーム周期が長くなりフレーム同期引込時間
が長くなるという欠点を有している。

【００２９】本発明の目的は、伝送データの信号スペク
トラムの平準化を図った上でフレーム同期引込時間を短
かくできるディジタル伝送装置を提供することにある。

【００３０】

【課題を解決するための手段】本発明のディジタル伝送
装置は、Ｎチャンネルの非同期信号を一定のフレーム周
期で多重化した信号を疑似ランダム信号でスクランブル
して伝送する送信装置と、伝送された信号を受信しデス
クランブルして前記一定のフレーム周期で多重化した信
号を再生する受信装置とを含むディジタル伝送装置にお
いて、前記一定のフレーム周期の長さを任意に設定でき
るフレーム周期選択手段を前記送信装置と前記受信装置
とに備えて構成されている。

【００３１】また、前記送信装置が、Ｎチャンネルの非
同期信号を入力し切替信号によりマルチプレクスする同
期多重化回路と、ビットクロックとフレームパルスとに
より疑似ランダム信号を出力する疑似ランダム雑音コー
ド発生回路と、前記ビットクロックで駆動されフレーム
同期信号と前記フレームパルスとを出力するフレーム同
期信号発生回路と、前記ビットクロックと前記切替信号
とを出力するタイミング発生回路と、前記Ｎチャンネル
の非同期信号を多重化した多重化信号と前記疑似ランダ
ム信号とをスクランブルしてスクランブル信号を出力す
る排他的論理和回路と、前記スクランブル信号と前記フ
レーム同期信号とを多重化し伝送データとして出力する
多重化回路と、前記フレーム同期信号の周期を任意に変
更する第１の周期選択信号を前記フレーム同期信号発生
回路に出力する第１のフレーム周期選択回路とから構成
され、前記受信装置が、前記伝送データから前記ビット
クロックを再生するビット同期回路と、前記伝送データ
と再生された前記ビットクロックとから前記フレーム同
期信号を検出し前記フレームパルスを出力するフレーム
同期回路と、前記ビットクロックと前記フレームパルス
とから前記疑似ランダム信号を出力する前記疑似ランダ
ム雑音コード発生回路と、前記伝送データと前記疑似ラ
ンダム信号とをデスクランブルして前記多重化信号を再
生する排他的論理和回路と、前記送信装置で選択した前
記フレーム同期信号と同じ周期のフレーム同期信号を選
択する第２の周期選択信号を前記フレーム同期回路に出
力する第２のフレーム周期選択回路とから構成されるこ
とを特徴とするディジタル伝送装置が得られる。

【００３２】なお、前記フレーム同期信号発生回路がカ
ウンタとリード・オンリー・メモリとから構成され、前
記第１のフレーム周期選択回路から出力される前記第１
の周期選択信号により前記カウンタがプリセットされ前
記メモリのアドレス制御を行ない、前記フレーム同期信
号と前記フレームパルスとを出力することを特徴とする
ディジタル伝送装置が得られる。

【００３３】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００３４】図１は本発明のディジタル伝送装置の一実
施例を示すブロック図である。

【００３５】図１に示す本実施例のディジタル伝送装置
は、送信装置２７と受信装置３５とから構成される。

【００３６】送信装置２７は、４チャンネルの非同期の
入力信号１１、入力信号１２、入力信号１３、入力信号
１４を入力し切替信号１９によりマルチプレクスする同
期多重化回路１と、ビットクロック１７とフレームパル
ス１８とにより疑似ランダム信号２１を出力するＰＮコ
ード発生回路２と、ビットクロック１７で駆動されフレ
ーム同期信号１６とフレームパルス１８とを出力するフ
レーム同期信号発生回路４と、ビットクロック１７と切
替信号１９とを出力するタイミング発生回路３と、同期
多重化回路１の出力である多重化信号１５と疑似ランダ
ム信号２１とをスクランブルしスクランブル信号２２を
出力する排他的論理和回路６と、スクランブル信号２２
とフレーム同期信号１６とをフレームパルス１８のタイ
ミングで多重化し伝送データ２３を出力する多重化回路
７と、フレーム同期信号１６の周期を任意に変更する周
期選択信号２０をフレーム同期信号発生回路４に出力す
るフレーム周期選択回路５とから構成される。

【００３７】また、受信装置３５においては、伝送デー
タ２３からビットクロック２４を再生するビット同期回
路８と、伝送データ２３とビットクロック２４とからフ
レーム同期信号１６を検出しフレームパルス１８を出力
するフレーム同期回路２８と、ビットクロック２４とフ
レームパルス１８とから疑似ランダム信号２１を出力す
るＰＮコード発生回路２と、伝送データ２３と疑似ラン
ダム信号２１とによりデスクランブルして多重化信号１
５を再生する排他的論理和回路６と、送信側で選択した
フレーム周期と同じフレーム周期を選択し周期選択信号
２５をフレーム同期回路２８に出力するフレーム周期選
択回路１０とから構成される。

【００３８】なお、上記の構成において、同期多重化回
路１、ＰＮコード発生回路２、タイミング発生回路３、
排他的論理和回路６、多重化回路７、ビット同期回路８
は、従来の技術で述べた図４に含まれるものと同じであ
る。また、ＰＮコード発生回路２は図６で述べた構成に
限定されるものではない。

【００３９】次に、本発明の一実施例の動作を詳細に説
明する。

【００４０】図１において、入力信号１１、入力信号１
２、入力信号１３、入力信号１４のデータのランダム性
から予測して、フレーム周期の長さをフレーム周期選択
回路５で選択し設定する。フレーム周期の選択は予め設
定されている数種類のフレーム周期をマニュアルで、ト
グルスイッチのオンオフで選択するか、または、デジス
イッチの１０進または１６進のコード設定により行わ
れ、任意のフレーム周期が選択される。フレーム周期選
択回路５は、選択したフレーム周期の長さのスーパーフ
レームが生成されるように指示する周期選択信号２０
を、フレーム同期信号発生回路４に出力する。

【００４１】フレーム周期を変えることは、スーパーフ
レーム（ＳＦＲＭ）の周期すなわちＳＦＲＭ周期を変え
ることを意味し、これは１つのスーパーフレームに何個
のサブフレーム（ＳＦ）を含ませるかを意味する。つま
り、フレーム周期が長いとサブフレーム数が多く、フレ
ーム周期が短かいとサブフレーム数が少ない。従って、
フレーム周期の変更は同期多重化回路１の多重化動作と
ＰＮコード発生回路２のスクランブル周期と多重化回路
７との動作に影響するので、周期選択信号２０によりフ
レーム同期信号発生回路４の動作を制御する。

【００４２】一方、受信装置３５では、送信装置２７で
設定したフレーム周期の情報をもとに送信側と同一のフ
レーム周期を設定する必要が有るので、フレーム周期選
択回路１０で同一のフレーム周期をマニュアルで、トグ
ルスイッチ、または、デジスイッチにより設定する。

【００４３】フレーム周期選択回路１０から出力される
周期選択信号２５により、フレーム同期回路２８は送信
側と同一の周期でフレーム同期信号１６を検出しフレー
ム同期を示すフレームパルス１８を出力する。多重化信
号１５を得る動作は従来の技術で述べたものと同一なの
で省略する。

【００４４】図２はフレーム同期信号発生回路の詳細ブ
ロック図である。図１と同一の符号は同一機能部分を示
す。

【００４５】フレーム同期信号発生回路４は、カウンタ
３６ａ、３６ｂと、ＲＯＭ３７とから構成されている。
フレーム周期選択回路５からフレーム周期を設定する８
ビットのデータが周期選択信号２０としてカウンタ３６
ａ、３６ｂにプリセットされる。

【００４６】プリセットされた８ビットのカウンタ出力
はＲＯＭ３７のアドレス信号３８を与える。ビットクロ
ック１７によりカウンタ３６ａ、３６ｂはカウントされ
ＲＯＭ３７のアドレスを変えるので、予め記憶している
データにしたがってＲＯＭ３７は、フレーム同期信号１
６と、フレームパルス１８とを出力する。

【００４７】本実施例では、フレーム周期選択回路５か
ら出力される周期選択信号２０により直接フレーム同期
信号発生回路４のＲＯＭ３７を制御することで、フレー
ム周期を示すフレームパルス１８を生成し、フレーム同
期信号１６をフレームパルス１８のタイミングでスクラ
ンブル信号２２と多重化回路７で多重化している。

【００４８】伝送データ２３を出力するまでの動作は図
１の場合と同じなので省略する。

【００４９】なお、フレーム同期信号発生回路４はＲＯ
Ｍ３７の使用に限定されるものではなく、プルアップダ
ウン抵抗（図示せず）やゲート素子（図示せず）を使用
した論理回路でも構成できる。また、周期選択信号２０
は８ビットの並列データに限定されるものではなく、直
列データが使用される場合もある。

【００５０】図３は図２の動作の一例を示すタイムチャ
ートであり、フレーム周期設定に応じたスーパーフレー
ムとサブフレームとの関係を示す。フレーム周期設定１
を選択すると、フレーム同期信号１６（Ｆ）と１個のサ
ブフレーム（ＤＡＴＡ）とを含むスパーフレームが構成
される。フレーム周期設定２を選択すると、フレーム同
期信号１６（Ｆ）と２個のサブフレーム（ＤＡＴＡ）と
を含むスーパーフレームが構成される。また、フレーム
周期設定３を選択すると、フレーム同期信号１６（Ｆ）
と４個のサブフレーム（ＤＡＴＡ）とを含むスーパーフ
レームが構成される。

【００５１】フレーム同期信号１６のデータパターンが
出力される時間幅と同じパルス幅のフレームパルス１８
が出力され、図２で説明した動作を行う。

【００５２】

【発明の効果】以上説明したように、本発明のディジタ
ル伝送装置は、送信データのランダム性に応じて最適な
フレーム周期を選択しフレーム周期に応じたスクランブ
ル周期によりスクランブル伝送できるので、信号スペク
トラムの平準化を図りかつフレーム同期引込時間を短か
くできるという効果を有している。

【図面の簡単な説明】

【図１】本発明のディジタル伝送装置の一実施例を示す
ブロック図である。

【図２】フレーム同期信号発生回路の詳細ブロック図で
ある。

【図３】図２の動作の一例を示すタイムチャートであ
る。

【図４】従来のディジタル伝送装置を示すブロック図で
ある。

【図５】図４のディジタル伝送装置の動作の一例を示す
タイムチャートである。

【図６】ＰＮコード発生回路の１構成例を示すブロック
図である。

【符号の説明】

１ 同期多重化回路 ２ ＰＮコード発生回路 ３ タイミング発生回路 ４ フレーム同期信号発生回路 ５ フレーム周期選択回路 ６ 排他的論理和回路 ７ 多重化回路 ８ ビット同期回路 ９ フレーム同期回路 １０ フレーム周期選択回路 １１ 入力信号 １２ 入力信号 １３ 入力信号 １４ 入力信号 １５ 多重化信号 １６ フレーム同期信号 １７ ビットクロック １８ フレームパルス １９ 切替信号 ２０ 周期選択信号 ２１ 疑似ランダム信号 ２２ スクランブル信号 ２３ 伝送データ ２４ ビットクロック ２５ 周期選択信号 ２７ 送信装置 ２８ フレーム同期回路 ２９ 多重化信号 ３０ フレームパルス ３１ 疑似ランダム信号 ３２ 切替信号 ３３ スクランブル信号 ３４ 伝送データ ３５ 受信装置 ３６ａ，３６ｂ カウンタ ３７ ＲＯＭ ３８ アドレス信号 ３９ａ〜３９ｉ シフトレジスタ ４０ 送信装置 ４１ 受信装置

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 Ｎチャンネルの非同期信号を一定のフレ
   ーム周期で多重化した信号を疑似ランダム信号でスクラ
   ンブルして伝送する送信装置と、伝送された信号を受信
   しデスクランブルして前記一定のフレーム周期で多重化
   した信号を再生する受信装置とを含むディジタル伝送装
   置において、前記一定のフレーム周期の長さを任意に設
   定できるフレーム周期選択手段を前記送信装置と前記受
   信装置とに備えたことを特徴とするディジタル伝送装
   置。
2. 【請求項２】 前記送信装置が、Ｎチャンネルの非同期
   信号を入力し切替信号によりマルチプレクスする同期多
   重化回路と、ビットクロックとフレームパルスとにより
   疑似ランダム信号を出力する疑似ランダム雑音コード発
   生回路と、前記ビットクロックで駆動されフレーム同期
   信号と前記フレームパルスとを出力するフレーム同期信
   号発生回路と、前記ビットクロックと前記切替信号とを
   出力するタイミング発生回路と、前記Ｎチャンネルの非
   同期信号を多重化した多重化信号と前記疑似ランダム信
   号とをスクランブルしてスクランブル信号を出力する排
   他的論理和回路と、前記スクランブル信号と前記フレー
   ム同期信号とを多重化し伝送データとして出力する多重
   化回路と、前記フレーム同期信号の周期を任意に変更す
   る第１の周期選択信号を前記フレーム同期信号発生回路
   に出力する第１のフレーム周期選択回路とから構成さ
   れ、 前記受信装置が、前記伝送データから前記ビットクロッ
   クを再生するビット同期回路と、前記伝送データと再生
   された前記ビットクロックとから前記フレーム同期信号
   を検出し前記フレームパルスを出力するフレーム同期回
   路と、前記ビットクロックと前記フレームパルスとから
   前記疑似ランダム信号を出力する前記疑似ランダム雑音
   コード発生回路と、前記伝送データと前記疑似ランダム
   信号とをデスクランブルして前記多重化信号を再生する
   排他的論理和回路と、前記送信装置で選択した前記フレ
   ーム同期信号と同じ周期のフレーム同期信号を選択する
   第２の周期選択信号を前記フレーム同期回路に出力する
   第２のフレーム周期選択回路とから構成されることを特
   徴とする請求項１記載のディジタル伝送装置。
3. 【請求項３】 前記フレーム同期信号発生回路がカウン
   タとリード・オンリー・メモリとから構成され、前記第
   １のフレーム周期選択回路から出力される前記第１の周
   期選択信号により前記カウンタがプリセットされ前記メ
   モリのアドレス制御を行ない、前記フレーム同期信号と
   前記フレームパルスとを出力することを特徴とする請求
   項２記載のディジタル伝送装置。