JPS6032992B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6032992B2
JPS6032992B2 JP52033948A JP3394877A JPS6032992B2 JP S6032992 B2 JPS6032992 B2 JP S6032992B2 JP 52033948 A JP52033948 A JP 52033948A JP 3394877 A JP3394877 A JP 3394877A JP S6032992 B2 JPS6032992 B2 JP S6032992B2
Authority
JP
Japan
Prior art keywords
diffusion layer
gate
photoresist layer
manufacturing
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52033948A
Other languages
English (en)
Other versions
JPS53119686A (en
Inventor
和夫 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP52033948A priority Critical patent/JPS6032992B2/ja
Publication of JPS53119686A publication Critical patent/JPS53119686A/ja
Publication of JPS6032992B2 publication Critical patent/JPS6032992B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Description

【発明の詳細な説明】 本発明は、相異なる導電型の不純物をソース電極拡散窓
より２重拡散し、その拡散長の差を実効的なチャンネル
長とすることを特徴とする絶縁ゲート電界効果トランジ
スタ（以下ＤＳＡＭＯＳトランジスタと略す）の製造方
法に関するものであり、ソース電極拡散層に２重拡散層
を形成するための不純物を拡散する方法に関するもので
ある。
ＤＳＡＭＯＳトランジスタは、ソース電極拡散層に形成
した２重拡散層によって実効的なチャンネル長が決まる
ため、ドレインコンダクタンスが高く且つ高抵抗基板を
使えるために容量を小さくすることのできるＭＯＳ型ト
ランジスタであり、そのため、半導体集積回路をより高
速、高性能化するために応用され成果を上げている。Ｄ
ＳＡＭＯＳトランジスタはこうした優れた利点を有して
いるが、この優れた電気的特性をさらに向上させようと
いう改良も幾つか行なわれている。
その第１は、ゲート長を短くするという方向のものであ
り、、ドレインコンダクタンスをさらに増大しゲート容
量を減らす狙いである。改良の第２は、ソース電極部の
２重拡散層の１つである基板と同じ導電型の拡散層をや
はり２重拡散層の１つであるソース電極拡散層よりも深
く且つソ−ス電極拡散層のゲート側端部のみに形成しよ
うとするものであり、ＤＳＡＭＯＳトランジスタのドレ
ィン耐圧を高く、且つソース電極およびドレィン電極の
容量を小さくする狙いである。従来、ＤＳＡＭＯＳトラ
ンジスタの２重拡散層を作る方法として次のような方法
があった。
第１の製造方法は、ソース電極拡散窓のゲ−ト側端部の
みを開孔したフオトレジスト層を形成し、この状態で不
純物を拡散する方法であった。しかしこの従来第１の製
造方法には、フオトレジスト層の関孔部端をゲート電極
に入るように位置合わせをする必要がある。そのためこ
の方法は、上記第１の改良のようにＤＳＡＭＯＳトラン
ジスタのゲート長がますます短か〈なる現状では、この
位置合わせ工程がますます困難となる欠点を持っていた
。第２の従来の方は、ゲート電極を形成した段階で、ゲ
ート電極およびゲート電極の加工に使用したマスク物質
をマスクにして基板に対して斜めの方向よりイオン注入
して前記マスク物質の蔭を利葉する方法であった。しか
しこの従来第２の製造方法には、上記第２の改良、すな
わち２重拡散層の１つである基板と同じ導電型の拡散層
を所望の部分に限定してソース電極拡散層よりも深く形
成することが難しいという欠点を持っていた。そしてさ
らに、イオン注入マスク物質の膜厚が限定されるとか、
該マスク物質の取り扱いが複雑になるとか、製造方法と
してより難しくなるという欠点もあった。本発明の目的
は、ＤＳＡＭＯＳトランジスタのより簡単な製造方法を
提供することであり、細かい目合わせ工程を経ることな
しに、ＤＳＡＭＯＳトランジスタの２重拡散層を形成す
ることを可能にした製造方法を提供することである。
本発明の他の目的は、２重拡散層の１つである基板と同
じ導電型の拡散層を所望の部分に限定したソース電極拡
散層よりも深く形成することができ、且つマスク物質の
取り扱いが容易なＤＳＡＭＯＳトランジスタの製造方法
を提供することであるづ相異なる導電型の不純物をソー
ス電極拡散窓から２重拡散し、その拡散長の差を実効的
なチャンネル長とすることを特徴とする絶縁ゲート電界
効果トランジスタの製造方法において、ソース・ドレィ
ン電極を形成するための不純物を拡散する方法として、
ゲート電極を形成する工程で使用したフオトレジスト層
を残したまま少なくともドレィン電極形成領域の一部を
覆うフオトレジスト層を形成する工程、前記ゲート電極
を形成するために使用したフオトレドスト層の影がドレ
ィン電極側にできるように基板に対して斜めの方向から
基板と同じ導電型の不純物をイオン注入で導入する工程
、基板と逆の導電型の不純物をゲート電極をマスクに導
入してソース・ドレィン電極を形成する工程を含むこと
を特徴とする半導体装置の製造方法。
次に図を参照しながら本発明のＤＳＡＭＯＳトランジス
タの製造方法について詳述する。
第１図は、ＤＳＡＭＯＳトランジスタの製造方法として
従来行なわれていた。
ソース電極拡散層に２重拡散層を形成するための不純物
を拡散する方法を示したものである。すなわち、第１図
は、高抵抗ｐ型シリコン基板１１にｐ型低抵抗ガードリ
ング層１２、その上の厚いフィールド酸化膜１３、ゲー
ト酸化膜１６、ポリシリコンゲート１４を形成した上に
、ソース電極側のゲート端子部に開孔部をもつフオトレ
ジスト膜１５を形成した状態を示す。
この状態のものに、ゲート酸化膜１６は通過するポリシ
リコンゲート１４やフオトレジスト膜１５の部分はほと
んど通過できない程度のェネルギで、ｐ型不純物をほぼ
真上方向からイオン注入することによって、ソース電極
拡散層形成部に選択的に不純物を拡散し、その後熱的押
し込み工程によって２重拡散層の１部となるｐ型拡散層
を形成していた。従ってこの製造方法を用いる限り、フ
オトレジスト層１５の端部が、第１図に示す如く、ポリ
シリコンゲート１４上に来る必要がある。そのため、ポ
リシリコンゲート４のゲート長は目合わせ精度を考慮し
てある程度以下に短かくすることが困難であった。
第２図および第３図は、本発明におけるＤＳＡＭＯＳト
ランジスタの製造方法において、ソース電極拡散層に２
重拡散層を形成するための不純物を拡散する方法の一例
を示したものである。
すなわち、第２図は、従来方法と同機にしてガードリン
グ層１２、フィルド酸化膜１３、ゲート酸化膜１６を形
成したのち、ポリシリコンゲート１４を形成するための
工程において使用したフオトレジスト層２６を除去せず
に（ここからが本発明に特徴的な方法である）次のフオ
トレジスト工程に入り、少なくともドレィン電極形成領
域の一部を覆うフオトレジスト層２５を形成した状態を
示す。この状態のものに、第３図２７に示すように、ゲ
ート酸化膜１６は通過するがポリシリコンゲート１４や
フオトレジスト膜２５，２６はほとんど通過できない程
度のェネルギで、ドレィン電極側にポリシリコンゲート
１４およびフオトレジスト層２６の蔭ができるようにｐ
型不純物を斜めにイオン注入する。こうすることにより
、ｐ型不純物の注入層２１は図のようにソース電極側に
は形成されるが、ドレイン電極側には形成されない。０
その後この注入層２１の不純物を熱拡散で押し込むこ
とにより、第４図３１のようなｐ型拡散層を形成する。
これがＤＳＡＭＯＳトランジスタの２重拡散層の一部と
なる。この状態のものに、第５図で示すように低抵抗ｎ
型拡散層３２，３３を形成すると、それぞれがソース電
極３２とドレィン電極３３となり、本発明によるＤＳＡ
ＭＯＳトランジスタの一例が完成する。
尚、第５図において、ｐ型拡散層３１とｎ型拡散層３２
のゲート部ソース電極側の部分がＤＳＡＭＯＳトランジ
スタの基本構造である２重拡散層を形成し、その拡散層
の差が実効的なチャネル長となる。この第５図に示した
本発明による一実施例を完成後の構造の観点から見れば
、第１図でその実施例を示した従来の製造方法によるも
のと何ら異なる所もなく同じ構造になっている。
これは本発明を適用するに当って、イオン注入の角度、
ポリシリコンゲート１４及びフオトレジスト層２６の厚
さ、フオトレジスト層２５の厚さ及び位置等を調整して
、ドレィン電極拡散層形成部全体がポリシリコンゲート
１４及びフオトレジスト層２６の蔭とフオトレジスト層
２５によって覆われるようにしてイオン注入を行なった
からである。さらに、この構造は先に述べた第２の改良
を施こした構造にもなっている。
すなわち、２重拡散層の１つであるｐ型拡散層３１はソ
ース電極のゲート側端部のみに、ソース電極拡散層３２
よりも深く形成されている。ソース電極拡散層３２、ド
レィン電極拡散層３３に寄生する容量の１つにｐｎ接合
容量があるが、この値はこれらのｎ型拡散層と接するｐ
型領域の不純物濃度が高い程大きくなる。このｐｎ接合
容量を低減させるためには、できるだけこれらのｎ型拡
散層がｐ型基板１１よりも不純物濃度の高いｐ型拡散層
３１もしくはこれと同様のｐ型拡散層と接しないように
することが望まれる。第５図で示した構造では、ｐ型拡
散層３１が必要最小限に限られているため、この点でソ
ース・ドレィン電極の寄生容量を低減することができる
ので秀れている。ＤＳＡＭＯＳトランジスタのドレィン
電圧を決める要素の１つはソース・ドレイン間のパンチ
スルー耐圧がある。
一般にパンチスルーは、ドレイン電圧の影響がソース電
極まで及んで生じるのであるが、ＭＯＳトランジスタの
場合にはゲート電圧の影響のためこのドレィン電圧の影
響は基板内部の深い部分を廻わってソース電極まで達す
る。第５図で示した構造では、ｐ型拡散層３１がソース
電極拡散層３２よりも深いため、上記のパンチスルーを
押える効果が大きく、ドレィン耐圧を高くできる。第６
図、第７図に示すのは、本発明の別の実施例の製造方法
および完成略図である。
この第２の実施例では、第６図に示すように、イオンビ
ーム２７の角度、ポリシリコンゲ−ト１４とフオトレジ
スト層２６の厚さ、フオトレジスト層２５の位置および
その後の押し込み拡散の条件等を調整することによりド
レィン電極拡散形成部にイオン注入はするものの、ドレ
ィン電極拡散層形成部のゲート電極側に作られるイオン
ビームの蔭の長さが、その後の熱工程によって押し込ま
れる当該イオン注入によって拡散されたｐ型不純物の拡
散長よりも長くなるようにしたものである。
そのため第７図に示すようにその完成した状態では、イ
オン注入による押し込み拡散部３４が形成されるものの
、ドレィン電極側のゲート下には２重拡散層はできず、
ただ縦方向の拡散により出っ張りとなるようなｐ型拡散
層３４ができている。この例の場合にはドレィン電極側
に余分なｐ型拡散層３４ができるためドレィン電極容量
は少し増大するものの、フオトレジスト層２５の目合わ
せ余裕が第５図で示した実施例よりも更に楽になる点で
秀れている。本発明では、例えばドレィン電極拡散層形
成部にイオン注入したとしても、ポリシリコンゲート１
４とフオトレジスト層２６の形成するイオンビームの蔭
を利用して、ドレィン電極拡散層形成部のゲート電極側
にｐ型不純物を拡散しないことが好ましい。
そのため、イオン注入の角度とポリシリコンゲート１４
とフオトレジスト層２６の高さ及びフオトレジスト層２
５の位置等が問題となる。
イオン注入の角度を大きく取ると、イオン注入によって
拡散したい部分まで蔭になって拡散できない状態が生じ
たりする。
しかし、イオン注入の角度によっては所謂チャネリング
現象等も現われるため、任意の角度で良いとはいえない
。こうした特定の角度は避けるべきであろう。それにも
かかわらず本発明を容量に実施するには、ポリシリコン
ゲ−ト１４とフオトレジスト層２６の高さが高いことが
、イオンビームの蔭を効率よく都合よく作る観点から望
ましいこととなる。本発明を適用しフオトレジスト層２
６の位置を高くすることは、短ゲート化、短電極間距離
化を推進せねばならない技術動向の中では極めて容量で
あり、むしろ必然的にそうなると云ってもよい方向であ
るので極めて都合が良い。
例えば通常のフオトレジストでは１〜２仏肌の厚さのフ
オトレジスト層２６を形成することが出来るが、その場
合イオン注入の角度を４５０にすれば１〜２仏肌程度目
合せマージンが従来方法に比して増大することになり、
目合せ工程が大幅に容易になる。
第７図の実施例を得るために示した第６図の場合、そこ
で述べた条件を満足せず仮に、イオンビームの影の長さ
がその後の熱工程によって押し込まれるｐ型不純物の拡
散長よりも短いときはどうであろうか。
実はこの場合でもあまり極端に短いのでなければ適用し
得るのであり、この例も本発明の一実施例と云うことが
できる。第８図に完成した状態を示したのは、こうした
条件で本発明を適用した第３の実施例であり、イオン注
入に際し約２０度程度傾けて注入した例である。
こうした結果、確かにドレィン電極拡散層側のチャンネ
ル部に出来るｐ型拡散層は小さいが、それがドレィンコ
ンダクタンスに与える影響も又小さく充分に実用に供し
得る。従って従来のＤＳＡＭＯＳトランジスタと同程度
のドレィンコンダクタンスを実現しさえすれば良いとい
うのであれば、この第３の実施例を実施することにり、
フオトレジスト層の厚さなどのばらつきがかなり大きく
ても製造し得るということであり、本発明の産業上の効
果は更に大きなものとなる。本発明によるＤＳＡＭＯＳ
トランジスタの製造方法では、ゲート電極形成工程で使
用した第１のフオトレジスト層を残したまま、少なくと
もドレィン電極形成領域の一部を覆う第２のフオトレジ
スト層を形成する。
このような前工程で使用したフオトレジスト層を残して
次のフオトレジスト層を形成する工程は容易に行なえる
。もしフオトレジストが反転型の場合には、第１のフオ
トレジスト層は第２のフオトレジスト工程の現像に耐え
られるため、第２のフオトレジスト層をそのまま形成す
ればよい。
もしフオトレジストが正転型の場合には、適当なフオト
レジストを選べば熱処理等によって第１のフオトレジス
ト層を第２のフオトレジスト工程の現象に耐えられるよ
う変質させられるので、この処理によって第１のフオト
レジスト層を変質させてから第２のフオトレジスト層を
形成すればよい。このように本発明の製造方法では、フ
オトレジストが適当な処理によって現像処理に耐えられ
るように変質させることができるという性質を利用する
ため、ｐ型拡散層３１を所望の領域に限定して形成する
ことができる。
さらにフオトレジストはイオン注入のあと両方とも同時
に容易に除去できることから、本発明のＤＳＡＭＯＳト
ランジスタの製造方法は従来の製造方法にはない容易な
製造方法である。以上、本発明の実施の一例を説明する
便宜上、ｎ型チャンネルのＤＳＡＭＯＳトランジスタを
用い、かつポリシリコンゲートを用いて説明したが、本
発明はｐ型チャンネルのＤＳＡＭＯＳトランジスタやゲ
ートに他の材料を用いたものにも当然適用できる。
【図面の簡単な説明】
第１図は、従来の製造方法によって、ソース電極拡散層
に２重拡散層を形成するための不純物を拡散するときの
状態を示した断面図であり、この図の状態においてイオ
ン注入によって不純物を拡散する。 第２図、第３図及び第４図は、本発明の第１の実施例に
よって、ソース電極側のゲート下に２重拡散層を形成す
るときの状態を示した断面図であり、第５図はその結果
得られたＤＳＡＭＯＳトランジスタの完成図である。同
様にして第６図及び第７図は本発明の第２の実施例を、
又第８図は本発明の第３の実施例をそれぞれ示した図で
ある。なお、図中の主な各実施例に適合するように示せ
ばそれぞれ次のものを示している。１１・・・・・・高
抵抗基板、１２・・・・・・ガードリング、１３……フ
ィールド酸化膜、１４……ゲートを構成するポリシリコ
ン、１５，２５，２６・・・…フオトレジスト、１６…
…ゲート酸化膜、２１，２４・・・・・・斜めイオン注
入された不純物拡散層、３１，３４・・・・・・２１，
２４の押し込み拡散層、３２・・・・・・ソース拡散層
、３３・・・…ドレィン拡散層。 偽′図濃ｚ図 劣３図 柊り図 柊５図 算◇図 多つ図 第８図

Claims (1)

    【特許請求の範囲】
  1. １ 相異なる導電型の不純物をソース電極拡散窓から２
    重拡散し、その拡散長の差を実効的なチヤンネル長とす
    ることを特徴とする絶縁ゲート電界効果トランジスタの
    製造方法において、ソース・ドレイン電極を形成するた
    めの不純物を拡散する方法として、ゲート電極を形成す
    る工程で使用したフオトレジスト層を残したまま少なく
    ともドレイン電極形成領域の一部を覆うフオトレジスト
    層を形成する工程、前記ゲート電極を形成するために使
    用したフオトレジスト層の影がドレイン電極側にできる
    ように基板に対して斜めの方向から基板と同じ導電型の
    不純物をゲート電極をマスクに導入してソース・ドレイ
    ン電極を形成する工程を含むことを特徴とする半導体装
    置の製造方法。
JP52033948A 1977-03-29 1977-03-29 半導体装置の製造方法 Expired JPS6032992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52033948A JPS6032992B2 (ja) 1977-03-29 1977-03-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52033948A JPS6032992B2 (ja) 1977-03-29 1977-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS53119686A JPS53119686A (en) 1978-10-19
JPS6032992B2 true JPS6032992B2 (ja) 1985-07-31

Family

ID=12400718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52033948A Expired JPS6032992B2 (ja) 1977-03-29 1977-03-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6032992B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55151363A (en) * 1979-05-14 1980-11-25 Chiyou Lsi Gijutsu Kenkyu Kumiai Mos semiconductor device and fabricating method of the same
JPS5710617U (ja) * 1980-06-11 1982-01-20
EP0218039B1 (de) * 1985-09-30 1990-11-07 Siemens Aktiengesellschaft Verfahren zur Übertragung feinster Fotolackstrukturen
JPH0789587B2 (ja) * 1985-12-27 1995-09-27 株式会社東芝 絶縁ゲート型電界効果トランジスタおよびその製造方法
JPH02291173A (ja) * 1989-04-28 1990-11-30 Nec Corp Ｍｏｓトランジスタの製造方法
JP3356629B2 (ja) * 1996-07-15 2002-12-16 日本電気株式会社 横型ｍｏｓトランジスタの製造方法
US7365402B2 (en) 2005-01-06 2008-04-29 Infineon Technologies Ag LDMOS transistor
JP2013247347A (ja) * 2012-05-29 2013-12-09 Canon Inc 半導体装置及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4837218A (ja) * 1971-09-11 1973-06-01
JPS5368079A (en) * 1976-11-30 1978-06-17 Cho Lsi Gijutsu Kenkyu Kumiai Short channel mos transistor and method of producing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4837218A (ja) * 1971-09-11 1973-06-01
JPS5368079A (en) * 1976-11-30 1978-06-17 Cho Lsi Gijutsu Kenkyu Kumiai Short channel mos transistor and method of producing same

Also Published As

Publication number Publication date
JPS53119686A (en) 1978-10-19

Similar Documents

Publication Publication Date Title
US5147811A (en) Method of manufacturing semiconductor device by controlling the profile of the density of p-type impurities in the source/drain regions
US5565369A (en) Method of making retarded DDD (double diffused drain) device structure
JPH09181307A (ja) 半導体装置及びその製造方法
JP2558961B2 (ja) 半導体装置の製造方法
JP3293039B2 (ja) 薄膜トランジスタの製造方法
US5153146A (en) Maufacturing method of semiconductor devices
JPS6032992B2 (ja) 半導体装置の製造方法
JP2004508717A (ja) 薄いゲート酸化物ＭＯＳＦＥＴｓでのゲート誘起ドレイン漏洩（ＧＩＤＬ）電流を減らす方法およびデバイス
JPH07142565A (ja) 半導体装置及びその製造方法
JP2562688B2 (ja) 半導体装置の製造方法
EP1142014A1 (en) Peripheral transistor of a non-volatile memory
JP2727590B2 (ja) Ｍｉｓ型半導体装置
JPH05326968A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH07118509B2 (ja) 読出専用メモリをイオン注入法を用いてプログラムする方法およびそれにより得られたｎｍｏｓ読出専用メモリ
JP2595058B2 (ja) 不揮発性半導体記憶装置の製造方法
JPS62265765A (ja) 半導体装置の製造方法
JP2830366B2 (ja) 半導体装置の製造方法
JP3221413B2 (ja) 半導体装置及び半導体装置の製造方法
US7592642B1 (en) Thyristor-based semiconductor device with indium-carbon implant and method of fabrication
KR100269280B1 (ko) 엘디디(ldd)형모스트랜지스터제조방법
JP2544806B2 (ja) 半導体装置の製造方法
JP2900717B2 (ja) 半導体装置
JP3480500B2 (ja) 半導体素子形成方法
JP3059009B2 (ja) 半導体装置およびその製造方法
JP2606444B2 (ja) 半導体装置の製造方法