JP2830366B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2830366B2 JP2830366B2 JP11938690A JP11938690A JP2830366B2 JP 2830366 B2 JP2830366 B2 JP 2830366B2 JP 11938690 A JP11938690 A JP 11938690A JP 11938690 A JP11938690 A JP 11938690A JP 2830366 B2 JP2830366 B2 JP 2830366B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ion implantation
- manufacturing
- present
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関するものであ
る。
る。
第２図（ａ），（ｂ）は従来の半導体装置の製造方法
を示す工程図である。第２図（ａ），（ｂ）において、
（１）はＰ型基板、（２）はN+ドレイン領域、（３）は
N+ソース領域、（４）はドーズ量の多いイオン注入、
（５）はゲート酸化膜、（６）はゲート電極である。
を示す工程図である。第２図（ａ），（ｂ）において、
（１）はＰ型基板、（２）はN+ドレイン領域、（３）は
N+ソース領域、（４）はドーズ量の多いイオン注入、
（５）はゲート酸化膜、（６）はゲート電極である。
次に動作について説明する。まず第２図（ａ）に示す
ように、垂直な段差を有する半導体基板（１）に、垂直
方向にソース・ドレイン拡散層（２），（３）を形成す
るための不純物イオン（４）を注入する。
ように、垂直な段差を有する半導体基板（１）に、垂直
方向にソース・ドレイン拡散層（２），（３）を形成す
るための不純物イオン（４）を注入する。
次に第２図（ｂ）に示すように、熱処理を行うことに
より、図示下側のn+層（３）を横方向に拡散した後、ゲ
ート酸化膜（４）、ゲート電極（５）を形成する。
より、図示下側のn+層（３）を横方向に拡散した後、ゲ
ート酸化膜（４）、ゲート電極（５）を形成する。
このように構成された半導体装置は、ゲート電極
（６）に正の電圧が印加されると、ゲート酸化膜（５）
の横のシリコン側壁が反転しチャネルが形成され、ソー
ス拡散層（３）とドレイン拡散層（２）がつながって、
トランジスタがオン状態になり、スイッチング動作を行
う。
（６）に正の電圧が印加されると、ゲート酸化膜（５）
の横のシリコン側壁が反転しチャネルが形成され、ソー
ス拡散層（３）とドレイン拡散層（２）がつながって、
トランジスタがオン状態になり、スイッチング動作を行
う。
従来の半導体装置は以上のように構成されているの
で、高速化のためにチャネル長を短くすれば、ドレイン
近傍に高電界がかかり、ホットエレクトロン現象を起こ
すなどの問題点があった。また、平面形のLDD構造では
ソース側にも薄い拡散層が形成され、高抵抗領域として
作用し、電流駆動力を低下するなどの問題点があった。
で、高速化のためにチャネル長を短くすれば、ドレイン
近傍に高電界がかかり、ホットエレクトロン現象を起こ
すなどの問題点があった。また、平面形のLDD構造では
ソース側にも薄い拡散層が形成され、高抵抗領域として
作用し、電流駆動力を低下するなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、シリコン側壁にチャネルを有するMOSFETに
おいて、LDD構造を構成し、電流駆動力の高い半導体装
置を得ることができる半導体装置の製造方法を得ること
を目的とする。
れたもので、シリコン側壁にチャネルを有するMOSFETに
おいて、LDD構造を構成し、電流駆動力の高い半導体装
置を得ることができる半導体装置の製造方法を得ること
を目的とする。
この発明に係る半導体装置の製造方法は、垂直方向に
段差のある半導体基板において、不純物を低いドーズ量
で、垂直に高い打込エネルギーでイオン注入する工程
と、同じ方向に高い不純物ドーズ量で、低い打込エネル
ギーでイオン注入するようにしたものである。
段差のある半導体基板において、不純物を低いドーズ量
で、垂直に高い打込エネルギーでイオン注入する工程
と、同じ方向に高い不純物ドーズ量で、低い打込エネル
ギーでイオン注入するようにしたものである。
この発明における半導体装置の製造方法は、イオン注
入工程において異なるドーズ量と、異なる打込エネルギ
ーでイオン注入するため、縦方向にLDD構造を形成する
ことができる。
入工程において異なるドーズ量と、異なる打込エネルギ
ーでイオン注入するため、縦方向にLDD構造を形成する
ことができる。
以下、この発明の一実施例を図について説明する。第
１図（ａ）〜（ｃ）はこの発明の一実施例による半導体
装置の製造方法を工程順に示す工程図である。第１図
（ａ）〜（ｃ）において、（１）〜（６）は従来のもの
と同様のため説明を省略する。（７）はドーズ量の少な
いイオン注入、（８）はN-ドレイン領域、（９）はN-ソ
ース領域である。
１図（ａ）〜（ｃ）はこの発明の一実施例による半導体
装置の製造方法を工程順に示す工程図である。第１図
（ａ）〜（ｃ）において、（１）〜（６）は従来のもの
と同様のため説明を省略する。（７）はドーズ量の少な
いイオン注入、（８）はN-ドレイン領域、（９）はN-ソ
ース領域である。
次に動作について説明する。まず第１図（ａ）に示す
ように、垂直に段差のある半導体基板（１）に、1015/c
m2程度の高いドーズ量で、砒素等のＮ型不純物を50KeV
程の低い打込エネルギーで垂直方向に第１のイオン注入
（４）を行い、n+層（２），（３）を形成する。
ように、垂直に段差のある半導体基板（１）に、1015/c
m2程度の高いドーズ量で、砒素等のＮ型不純物を50KeV
程の低い打込エネルギーで垂直方向に第１のイオン注入
（４）を行い、n+層（２），（３）を形成する。
次に、第１図（ｂ）のように、熱処理を行いn+層
（３）を横方向に拡散する。次に前記第１のイオン注入
（４）と同じ方向で、1013/cm2程度の低いドーズ量で、
砒素等のＮ型不純物を100KeV程の高い打込エネルギーで
第２のイオン注入（７）を行い、n-層（８），（９）を
形成する。
（３）を横方向に拡散する。次に前記第１のイオン注入
（４）と同じ方向で、1013/cm2程度の低いドーズ量で、
砒素等のＮ型不純物を100KeV程の高い打込エネルギーで
第２のイオン注入（７）を行い、n-層（８），（９）を
形成する。
次に第１図（ｃ）のように、ゲート酸化膜（５）を形
成し、ゲート電極（６）を形成する。
成し、ゲート電極（６）を形成する。
この発明による半導体装置の製造方法によって得られ
た半導体装置は、側壁にチャネルを有するMOSFETにおい
て、ドレイン側にのみLDD構造（８）を形成することが
できる。
た半導体装置は、側壁にチャネルを有するMOSFETにおい
て、ドレイン側にのみLDD構造（８）を形成することが
できる。
またこの発明における半導体装置は、ドレイン側の薄
いn-拡散層（８）により、高電界を抑え、ホットエレク
トロン現象を防ぐことができ、ソース側には薄い拡散層
（３）が形成されるが、MOSFETの動作には直接関わらな
いので、高抵抗領域とならず、電流駆動力を大きくする
ことができる。
いn-拡散層（８）により、高電界を抑え、ホットエレク
トロン現象を防ぐことができ、ソース側には薄い拡散層
（３）が形成されるが、MOSFETの動作には直接関わらな
いので、高抵抗領域とならず、電流駆動力を大きくする
ことができる。
以上のように、この発明によればドーズ量および、打
込エネルギーが異なるように、第１と第２のイオン注入
を行うので、基板側壁にチャネルを有し、ドレイン側の
み薄いドープ層を形成する。これによって、電流駆動力
の高い半導体装置を得ることができる。
込エネルギーが異なるように、第１と第２のイオン注入
を行うので、基板側壁にチャネルを有し、ドレイン側の
み薄いドープ層を形成する。これによって、電流駆動力
の高い半導体装置を得ることができる。
第１図（ａ）〜（ｃ）はこの発明の一実施例による半導
体装置の製造方法を断面で示す工程図、第２図（ａ），
（ｂ）は従来の半導体装置の製造方法を断面で示す工程
図である。 図において、（１）はｐ型基板、（２）はN+ドレイン領
域、（３）はN+ソース領域、（４）は第１のイオン注
入、（５）はゲート酸化膜、（６）はゲート電極、
（７）は第２のイオン注入、（８）はN-ドレイン領域、
（９）はN-ソース領域である。 なお、図中、同一符号は同一、又は相当部分を示す。
体装置の製造方法を断面で示す工程図、第２図（ａ），
（ｂ）は従来の半導体装置の製造方法を断面で示す工程
図である。 図において、（１）はｐ型基板、（２）はN+ドレイン領
域、（３）はN+ソース領域、（４）は第１のイオン注
入、（５）はゲート酸化膜、（６）はゲート電極、
（７）は第２のイオン注入、（８）はN-ドレイン領域、
（９）はN-ソース領域である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】垂直方向に段差のある半導体基板に、不純
物を低いドーズ量で前記半導体基板に垂直に高い打込エ
ネルギーで第１のイオン注入する工程と、上記工程とほ
ぼ同一の方向に不純物を高いドーズ量で低い打込エネル
ギーで第２のイオン注入する工程を備えた半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11938690A JP2830366B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11938690A JP2830366B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414878A JPH0414878A (ja) | 1992-01-20 |
| JP2830366B2 true JP2830366B2 (ja) | 1998-12-02 |
Family
ID=14760217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11938690A Expired - Fee Related JP2830366B2 (ja) | 1990-05-08 | 1990-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830366B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183164A (ja) * | 1991-12-28 | 1993-07-23 | Nec Corp | 半導体素子 |
| JPH05206394A (ja) * | 1992-01-24 | 1993-08-13 | Mitsubishi Electric Corp | 電界効果トランジスタおよびその製造方法 |
-
1990
- 1990-05-08 JP JP11938690A patent/JP2830366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414878A (ja) | 1992-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| US9608057B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US4994869A (en) | NMOS transistor having inversion layer source/drain contacts | |
| KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0851207A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2781918B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH05267327A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| JP2830366B2 (ja) | 半導体装置の製造方法 | |
| JPH01307266A (ja) | 半導体装置の製造方法 | |
| US20070114604A1 (en) | Double-extension formation using offset spacer | |
| US5047361A (en) | NMOS transistor having inversion layer source/drain contacts | |
| JPH0519979B2 (ja) | ||
| JP3144385B2 (ja) | 半導体装置とその製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPH0630390B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JPH0234937A (ja) | 半導体装置の製造方法 | |
| JP2909760B2 (ja) | Ｄｍｏｓｆｅｔの製造方法 | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JP3059009B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03120836A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |