JPS603294A - Ａｃｃ回路 - Google Patents
Ａｃｃ回路Info
- Publication number
- JPS603294A JPS603294A JP58111688A JP11168883A JPS603294A JP S603294 A JPS603294 A JP S603294A JP 58111688 A JP58111688 A JP 58111688A JP 11168883 A JP11168883 A JP 11168883A JP S603294 A JPS603294 A JP S603294A
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- signal
- subtraction
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号をデジタル化し“Ｃ処理を行うよう
にしたテレビ受像機に使用されるＡＣＣ回路に関する。
にしたテレビ受像機に使用されるＡＣＣ回路に関する。
背景技術とその問題点
映（８！信号をデジタル化し゛ζ処理を行うようにした
テレビ受像機が提案されている。そのような場合に、い
わゆるΔＣＣはクロマ信号のバースト期間のピーク値の
平均値を検出り、−Ｃ１この値が一定の値になるように
制御が行われる。その場合に、従来は水平期間ごとに得
られる平均値を参照値と比較し、この比較の正負に応じ
てＡＣＣ制御値を１ビットずつ加減算して、平均値が参
照値に近−Ｊくようにし”Ｃいた。
テレビ受像機が提案されている。そのような場合に、い
わゆるΔＣＣはクロマ信号のバースト期間のピーク値の
平均値を検出り、−Ｃ１この値が一定の値になるように
制御が行われる。その場合に、従来は水平期間ごとに得
られる平均値を参照値と比較し、この比較の正負に応じ
てＡＣＣ制御値を１ビットずつ加減算して、平均値が参
照値に近−Ｊくようにし”Ｃいた。
しかしながらこの場合に、１ｌｉｌｌ ？１ｌｌｌ値か
Ｉ水ｊ１１期間に１ビツトしか変化しないので、スイ・
７チオン時やチャンネル切替時などでりＵマ信号しヘル
が大幅に変化した場合や、制御の分解能を上りるために
ヒント数を増した場合には、参照値と一致するまでに長
い時間が必要となり、いわゆる引き込めが遅いという問
題があった。
Ｉ水ｊ１１期間に１ビツトしか変化しないので、スイ・
７チオン時やチャンネル切替時などでりＵマ信号しヘル
が大幅に変化した場合や、制御の分解能を上りるために
ヒント数を増した場合には、参照値と一致するまでに長
い時間が必要となり、いわゆる引き込めが遅いという問
題があった。
発明の目的
本発明はこのような点にかんかみ、制御イ１への引き込
みが早くなるようにするものである。
みが早くなるようにするものである。
発明の概要
本発明は、デジタル化されたクロマ信号のバースト部分
の最大値と最小値を検出し、この平均値を減算回路に供
給して参照値から減算し、この減算値を加算回１２δに
供給し、この加算回路の出力を記１意し、この記１．＜
）値を上記加算回路に供給し゛ζ上記減勢−値に加算す
ると共に、上記記１．１ （ｆ（をフィートハックして
−１１記クロマ信号に乗算するようにしたΔＣＣ回１／
８であって、これによれば制御値の引き込めが早くなる
。
の最大値と最小値を検出し、この平均値を減算回路に供
給して参照値から減算し、この減算値を加算回１２δに
供給し、この加算回路の出力を記１意し、この記１．＜
）値を上記加算回路に供給し゛ζ上記減勢−値に加算す
ると共に、上記記１．１ （ｆ（をフィートハックして
−１１記クロマ信号に乗算するようにしたΔＣＣ回１／
８であって、これによれば制御値の引き込めが早くなる
。
実施例
図においＩ（１１は例えば８ビットでデジタル化された
クロマ信号の供給される入力端子であっζ、この入力端
子（１１からの信号が乗算回路（２）を通して出力端子
（３）に取り出される。この乗算回路（２）の出力信号
がハースＩ・期間のｆｉ＆人及び最小のピーク値を検出
する検出回＋ａ ＋４１に供給される。この検出された
埴の平均値が減算回路（５）に供給され、人力端子（６
）に供給される参１１（１値がら減算される。この減算
出力が加算回路（７）に供給される。この加算回路（７
）からの信号が記憶用のＤフリップフロップ（８）に供
給され、入力端子（９）に供給される水平パルスのタイ
ミンクで記憶される。この記憶値が加算回路（７）に供
給されて減算回１１１Ｓ（５１がらの値に加算されると
共に、ごの記１．Ｑ値が乗算回路（２）に供給される。
クロマ信号の供給される入力端子であっζ、この入力端
子（１１からの信号が乗算回路（２）を通して出力端子
（３）に取り出される。この乗算回路（２）の出力信号
がハースＩ・期間のｆｉ＆人及び最小のピーク値を検出
する検出回＋ａ ＋４１に供給される。この検出された
埴の平均値が減算回路（５）に供給され、人力端子（６
）に供給される参１１（１値がら減算される。この減算
出力が加算回路（７）に供給される。この加算回路（７
）からの信号が記憶用のＤフリップフロップ（８）に供
給され、入力端子（９）に供給される水平パルスのタイ
ミンクで記憶される。この記憶値が加算回路（７）に供
給されて減算回１１１Ｓ（５１がらの値に加算されると
共に、ごの記１．Ｑ値が乗算回路（２）に供給される。
この回路において、検出回路（４）からの平均値が参照
値より大きいときは、減算回路（５）の出力が負となり
、加算回路（７）にて前の制御値からごの減ｎ値分減っ
た値がＤフリップフロップ（８）に記憶され、制御値が
小さくされてクロマ信号のレベルがドげられる。また平
均値が小さいとき減算出力が＋Ｅとなり、制御値が大き
くされてクロマ信号レベルが上げられることにより、バ
ースト期間の平均値のレベルが参照値に近づくようにフ
ィードバックによるＡＣＣが行われる。
値より大きいときは、減算回路（５）の出力が負となり
、加算回路（７）にて前の制御値からごの減ｎ値分減っ
た値がＤフリップフロップ（８）に記憶され、制御値が
小さくされてクロマ信号のレベルがドげられる。また平
均値が小さいとき減算出力が＋Ｅとなり、制御値が大き
くされてクロマ信号レベルが上げられることにより、バ
ースト期間の平均値のレベルが参照値に近づくようにフ
ィードバックによるＡＣＣが行われる。
そし°ζごの回路において、減算回路（５）からは参照
値との差の大きさに応じた値が取り出され、この値によ
って制御値が一時に改定される。
値との差の大きさに応じた値が取り出され、この値によ
って制御値が一時に改定される。
従っ°Ｃ引き込みは一時に行われ、以ト誤差分がｊｌｉ
制御されるごとにより、極めて短時間に平均値が参照値
に一致されることになる。
制御されるごとにより、極めて短時間に平均値が参照値
に一致されることになる。
発明の効果
本発明によれば、制御値の引き込めが早くなった。
図は本発明の一例の構成図である。
（１）は入力端子、（２）は乗算回路、（３）は出力端
子、（４）はバーストビーク値検出回路、（５）は減算
回路、（６）は参照値の入力端子、（７）は加算回路、
（８）は記憶用のＤフリップフロップ、（９）は水平パ
ルスの入力端子である。 軍
子、（４）はバーストビーク値検出回路、（５）は減算
回路、（６）は参照値の入力端子、（７）は加算回路、
（８）は記憶用のＤフリップフロップ、（９）は水平パ
ルスの入力端子である。 軍
Claims (1)
- デジタル化されたクロマ信月のバースト部分の最大値と
最小値を検出し、この平均値を減算回路に供給して参照
イ１自から減算し、この減算値を加算回１♂８に供給し
、この加算回路の出力を記憶し、この記１意値を上記加
算回路に供給して上記減算値に加算すると共に、上記記
憶値をフィードバックし゛（上記りｔｒマ信号に乗算す
るようにしたＡＣＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111688A JPS603294A (ja) | 1983-06-21 | 1983-06-21 | Ａｃｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111688A JPS603294A (ja) | 1983-06-21 | 1983-06-21 | Ａｃｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603294A true JPS603294A (ja) | 1985-01-09 |
| JPH0572799B2 JPH0572799B2 (ja) | 1993-10-13 |
Family
ID=14567649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111688A Granted JPS603294A (ja) | 1983-06-21 | 1983-06-21 | Ａｃｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603294A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537951A (ja) * | 1991-07-29 | 1993-02-12 | Victor Co Of Japan Ltd | デジタルａｃｃ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856593A (ja) * | 1981-09-12 | 1983-04-04 | エヌ ベー フイリップス フルーイランペンフアブリケン | 信号振幅比調整回路 |
-
1983
- 1983-06-21 JP JP58111688A patent/JPS603294A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856593A (ja) * | 1981-09-12 | 1983-04-04 | エヌ ベー フイリップス フルーイランペンフアブリケン | 信号振幅比調整回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537951A (ja) * | 1991-07-29 | 1993-02-12 | Victor Co Of Japan Ltd | デジタルａｃｃ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572799B2 (ja) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341218A (en) | Video signals clamping circuit for maintaining DC level of video signals | |
| JPH0763133B2 (ja) | スケール係数発生回路 | |
| JPH05260505A (ja) | デジタルａｃｃ回路及びデジタルクロマキラー回路 | |
| US4523223A (en) | Method and apparatus for controlling the digital chrominance signals of a color television receiver | |
| JPS5815376A (ja) | テレビジヨン信号用振幅検出回路 | |
| JPS603294A (ja) | Ａｃｃ回路 | |
| KR100365847B1 (ko) | 영상신호의흑레벨검출회로 | |
| KR880013405A (ko) | 시간축 보정기 | |
| GB797810A (en) | Improvements in or relating to pulse controlled electrical circuit arrangements | |
| JPS604395A (ja) | Ａｃｃ回路 | |
| JP3610882B2 (ja) | 映像信号処理装置 | |
| JPH0119789B2 (ja) | ||
| JPH0572798B2 (ja) | ||
| JPS6324591B2 (ja) | ||
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JPH04103222A (ja) | アナログ／デジタル変換装置 | |
| JPS5487112A (en) | Crt luminance control system | |
| JPH0420178A (ja) | 映像信号処理装置 | |
| JPS6058634B2 (ja) | デイジタル映像信号レベルコントロ−ル回路 | |
| JPH0644220Y2 (ja) | 輝度／色度分離回路 | |
| JPS57201382A (en) | Digital television set | |
| JP2763340B2 (ja) | 非標準信号検出回路 | |
| JPH04192771A (ja) | 自動利得制御回路 | |
| JP2692697B2 (ja) | 映像信号の特殊効果回路 | |
| SU1552400A1 (ru) | Способ формировани видеосигнала изображени |