JPS6032230B2 - 小型電子式計算機の表示方式 - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、完全数式通り演算機能を具備する小型電子
式計算機の演算状態の表示方式に関する。

〔従来技術〕

完全数式通り演算機能を具備した小型電子式計算機では
、ファンクションキーを操作する毎に演算処理が完結す
るわけではないから、途中で操作ミスを生じたり、正確
に計算式を入力したかどうか不安になることが多い。

そこで入力した計算式を明確に示すために、入力データ
を順次Ａ，Ｂ，Ｃ・・・の如き文字に置き換えて、Ａ十
Ｂ×Ｃ−… のように文字で表示することが考えられる（このような
式を以下、一般式と称する）。

一方、完全数式通り演算は、例えば特開昭５４−６７７
３４号公報に示される方法により実行される。

すなわち、この公報の記載を引用して説明すると、先ず
、第５図は暦数動作が行われたとき、ＲＡＭにより構成
される各種レジス夕へのデータ書込みを説明するフロー
チャートである。第５図において、ステップＡで暦数操
作が行われるとＲＡＭ内のＺレジスタのファンクション
記憶桁ＺＦの内容が「０」か否かが判定され（ステップ
Ｂ）、入力データが第１暦数データがみられる。

而して上記内容が「０」の第１暦数データであることが
判定されたときにはステップＣに進み、×レジスタの数
値データ記憶桁×ｖＴ及びファンクション記憶桁ＸＦが
共にクリアされ、ステップＤに進む。そしてこのステッ
プＤでは上記ＺＦ桁に「１」が書込まれ、第１暦数が行
われたことが記憶される。一方、ステップＢで「ＮＯ」
と判定されたときには、即ち、今回の入力データが第２
層数以降であったときにはステップＥに進み、上記×ｖ
Ｔ桁内のデータを１桁桁上げする。

そして上記ステップＤあるいはステップＥの終了後はス
テップＦに進み、入力データＥｎをＸレジスタのＸｖＴ
桁のＬＳＤ（最下位桁）に書込み、次いでステップＧに
進み、ＸｖＴ桁内のデータをＺレジスタの数値データ記
憶桁ＺｖＴに転送する。そしてこのＺｖＴ桁に転送され
たデータはステップ日により、表示部において表示され
る。また第６図はファンクションキーが操作されたとき
の動作を示すフローチャートである。

第６図において、ファンクションキーが操作されると、
その入力処理がステップ１において実行され、その結果
、上記Ｚレジスタのファンクション記憶桁ＺＦにデータ
「０」が書込まれ、次いでステップＫにてスタックポィ
ンタＳＰでアドレス指定されるスタックＲＡＭ内のレジ
スタからその数値データとファンクションデータをＹレ
ジスタに議出したのちステップＬに進む。なお、上記ス
タックポインタＳＰはＸ，Ｙ，ＺレジスタなどがあるＲ
ＡＭ内に設けてあり、またスタツクＲＡＭはこのＲＡＭ
とは別構成である。ステップＬではＹレジスタに読出し
たデータから演算実行か否かを判定する。

即ち、括弧計算等の連続計算を行う場合には、加減乗除
のファンクションデータに重み付けを行い、前回入力さ
れたファンクションデータと今回入力されたファンクシ
ョンデータとの重みの比較を行い、その比較結果にした
がって演算実行か否かを決める。例えば「×ハ「÷」の
重みを「十一，「一」より大きく設定した場合、前回入
力ファンクションデータが「×」あるいは「÷」で大き
く、今回入力ファンクションデータが「十一あるいは「
−」で小さい場合には演算実行と判定し、また上述した
ことの逆の場合には非演算と判定する。この場合、上記
×Ｆ桁およびＹＦ桁の各ファンクションデータの内客か
ら演算、非演算の判定を行う。上記ステップＬで非演算
（ＮＯ）と判定されたときにはステップＭに進み、スタ
ツクポインタＳＰの内容を十１する。

次いでステップＮに進み、このスタツクポインタＳＰの
データをスタツクＲＡＭに与えてアドレスし、次にステ
ップ０において上記アドレスされたアタックＲＡＭ内の
レジス外こ×レジスタの×ｖＴ，ＸＦの各データを転送
する。次にステップＰに進み、上記×ｖＴの数直データ
をＺｖＴ桁に転送し、またそれを表示部にて表示する（
ステップＱ）。

またステップＬで「ＹＥＳ」となったときにはステップ
Ｒに進んでＸｖＴ桁、ＹｖＴ桁内の各数値データに対し
、ＹＦ桁のファンクションデータにしたがって演算処理
を行う。

そしてその演算結果はＸレジス外こ記憶する。次にステ
ップＳに進み、スタックポィンタＳＰの内容を−１し、
その結果が「０」以外であればこのスタツクポインタＳ
ＰのデータをスタツクＲＡＭに与えてアドレスし（ステ
ップＴ）、ステップＫに戻って上述の動作を繰返す。他
方、ステップＳの−１処理によってスタツクポインタＳ
Ｐの内容が「０」になるとステップＰ‘こ進み、最終的
な演算結果が表示される。したがって、ファンクション
キーの操作毎に、換言すれば演算の進行がある毎にＲＡ
Ｍの内容が変わってゆくわけである。

〔従来技術の問題点〕

このように完全数式遜り演算機能を備えた小型電子式計
算機では、ファンクションキーの操作毎に計算式のどこ
まで実行するかを判断して演算を進めていくものであり
、例えば１２十３４× の「×」を入力した時点ではまだ演算が実行されないが
、１２十３４×５− の「一」を入力した時点では「１２十３４×５」の演算
が実行され、ＲＡＭの内容は１８２− となっている。

それにもかかわらず一般式がＡ＋Ｂ×Ｃ−と表示されて
いるのでは、ＲＡＭの内容と一般式表示との対応関係が
とれないという問題がある。

また計算式が長くなると一般式の長さが表示桁数からは
み出して意味をなさなくなってしまう問題もある。

〔発明の目的〕

この発明は上記事情に鑑みて成されたもので、文字によ
る一般式表示を完全数式通り演算実行時に行なう小型電
子式計算機において、演算の進行に合わせて一般式を変
更しながら表示すること目的とする。

更に具体的にいえば、 ．１２十３４×５− の「一」を入力した際には、一般式表示がＡ− となる表示方式を提供することを目的とする。

〔発明の要点〕完全数式通り演算機能を備え、計算式に
したがって順次入力される入力データが演算の重み付け
にしたがって順次入力される１〜Ｎ（Ｎは自然数）のス
タックレジスタをアルファベット文字とを対応づけ、第
Ｍ（Ｍ＝１〜Ｎ）スタツクレジスタに記憶されている数
値をアルファベットの第Ｍ文字に置き換えて一般式の表
示を行い、また演算の進行に伴って上記一般式の表示を
変更してゆくことである。

〔実施例〕

以下、図面を参照して、この発〆の一実施例を説明する
。

図中１はＲＯＭ（リードオンリメモリ）で、このＲＯＭ
Ｉには完全数式通り演算機能を具備する小型電子式計算
機の全体の動作を制御３するマイクロプログラムが記憶
されており、またＲＯＭアドレス部２から出力されるア
ドレスデータＡＤ，にしたがって該アドレスデータＡＤ
，に対応するエリアからマイクロ命令ＡＤ２，ＩＮＳ，
ＮＡを夫々並列的に出力する。マイクロ命令ＡＤ２は３
ＲＡＭ（ラングムアクセスメモリ）３内の後述する各種
レジスタの行および列を指定するアドレスデータであり
、またこのマイクロ命令によって指定されたレジスタの
指定桁に対して、このときデータの書込み、謙出しが実
行される。マイクロ命４令ＩＮＳはィンストラクション
デコーダ４に対して出力されるインストラクションデー
タであり、インストラクシヨンデコーダ４によってデコ
ードされて各種命令信号、たとえばリードライト信号Ｒ
／Ｗ、表示命令信号Ｄ等が発生する。猶、上託りード／
ライト信号Ｒ／ＷはＲＡＭ３に対して与えられている。
更にマイクロ命令ＮＡはＲＯＭアドレス部２から次に出
力されるマイクロ命令が格納されている次アドレスを指
定するデータであり、アドレスバッファ５に対して出力
される。このアドレスバッファ５には後述する判断回路
６から出力される判断結果信号Ｊが入力されており、ア
ドレスバッファ５はこのとき、上記マイクロ命令ＮＡと
判断結果信号Ｊをオア加算してその出力をＲＯＭアドレ
ス部２に与えるものである。ＲＡＭ３は×，Ｙ，Ｚ及び
Ａ〜Ｊの各レジスタを具備しており、（Ｅ〜Ｊレジスタ
については図示を省略してある）而してＸレジスタは数
暦データ記憶用および表示データ記憶用として設けられ
たレジスタである。

またＹレジスタ、Ｚレジスタは演算用レジスタである。
更にＡ〜Ｊの１０本のレジスタは従来例で説明しスタッ
クＲＡＭに対応するものであり、完全数式通り演算実行
時に於いて前回以前のキー操作によるデータの保護用レ
ジスタである。一方、各レジスタの１桁目‘ま括弧レベ
ル記憶用として用いられ、また、この１桁目を記号Ｋに
より示す。また各レジス夕の２桁目は演算フラグの記憶
に用られ、また、記号Ｆにより示す。更に各レジスタの
３桁目以上は数値データ記憶用であり、記号ＶＴにより
表示する。ここで括弧レベルを説明すると、この括弧レ
ベルは開き括弧キー虹が操作されると十１され、他方、
閉じ括弧キー皿が操作されると−１される。また、演算
用フラグにはファンクションキー田，日，図，白等に対
し夫々設定されているコードが書き込まれる。演算回路
７はＲＡＭ３のレジスタから読出されるデータとキー入
力部８から入力されるデータとを入力して四則演算、完
全数式通り演算等の通常の演算を実行し、その演算結果
データはＲＡＭ３内の指定レジスタに入力される。

演算回路７はまた第２図のフローチャートにみられるよ
うな各種判断動作、更にキーサンプリング動作時に於い
てはキー入力部８から入力されるキー操作信号からキー
の種類を判別する判断動作等、各種の判断動作を実行す
る。そして、このとき出力される演算結果データは上記
判断回路６に与えられ、而してこの判断回路６から上述
した判断結果信号Ｊが出力されるものである。キー入力
部８にはテンキーのほかに上述した各種ファンクション
キーが設けられている。

またキー入力部８のキー操作時にィンストラクションデ
コーダ４から表示命令信号Ｄが２値論理レベルの“１”
として出力され、デコーダ１川こ与えられると、このと
きＲＡＭ３から詠出されたデータがデコーダー川こ論込
まれ、次いで表示部９に送られる。上記デコーダ１川ま
一般式表示用のバッファを備えており、この表示バッフ
ァに入力された一般式データをデコードして表示部９へ
送出するようになっている。表示部９には数値表示部９
Ａ、一般式表示部９Ｂが夫々設けられ、また、ドットマ
トックス構成による表示方式が採用されている。そして
、一般式表示部９Ｂには完全数式通り演算実行時の演算
状態が一般式により表示され、また同時に数値表示部９
Ａには上記演算状態が数値データにより表示される。こ
の場合、一般式はこの実施例の場合、例えばＡ＋Ｂ×〔
Ｃ＋〔〔Ｄ＋ のようにアルフアベツトＡ，Ｂ，Ｃ，Ｄ，…，記号＋，
一，×，÷，〔，〕，…により表示される。

而して上記アルファベットＡ，Ｂ，Ｃ，Ｄ’・・・は夫
々、入力順の暦数データに対応づけられたものであり、
また記号＋，一，×，÷，〔，〕，・・・は夫々、加算
、減算、乗算、除算、開き括弧、閉じ括弧・・・の各フ
ァンクションデータを示している。また数値データはＸ
レジスタの格納されている暦数データ、演算結果データ
等が数値により表示されるものである。次に上記実施例
の完全数式通り演算実行時の動作を下記の計算式を例に
し、また第２図〜第４図を参照して説明する。

計算式：２十３×（４十（（１２３十・・・計算の開始
に際し、先ずキー入力部８のオールクリアキーＡＣを操
作し、各回路に初期状態を設定する。

このため、ＲＡＭ３内の各レジスタの内容がクリアされ
、この結果、表示部９の一般式表示部９Ｂには何も表示
されず、また数値表示部９Ａにはデータ「０」が第４図
ａに示すように表示される。次にキー図を操作すると層
数データ「２」がＸレジスタの３桁目に入力され、数値
表示部９Ａには第４図ｂに示すようにデータ「２」が表
示される。次にキー田を操作すると×レジスタ内のデー
タがＡレジスタに転送され、またＡレジスタの２桁目（
ＡＦ）に記号「十一のコード（ファンクションデータ）
が書込まれる。この結果、Ａレジスタの３桁目に暦数デ
ータ「２」、ＡＦに「十一が夫々書込まれる。第３図ａ
はこのときのＲＡＭ３内のＡ〜Ｄレジスタの記憶状態図
を示す。（Ｅ〜Ｊレジスタについて図示を省略してある
）一方、演算回路７では第２図のフローチャートに示す
判断動作を実行する。ここで第２図のフローチャートに
つき簡単に説明しておくと、ステップＳ，〜Ｓ６の各処
理によりＡレジスタの１桁目（ＡＫ）、２桁目（ＡＦ）
、３桁目以上（Ａｗ）の谷内客が判断され、対応した表
示準備動作が実行される。即ち、ステップＳ，にてＡＫ
）のデータが「０」か否か、即ち括弧レベルの大きかが
判断される。而してＡＫ＝「０」であればステップＳ３
に進行し、一方、ＡＫ≠「０」であればデコーダ１０１
こ記号「〔」を送って括弧表示の準備がなされる。また
ステップＳ３の処理ではＡｖＴのデータの有無が判断さ
れ、ＸｖＴ＝「０」であればステップＳ５に進行し、一
方、×ｖＴ羊「ＯＪであれば記号「Ａ」をデコーダ１０
‘こ送って記号「Ａ」の表示準備がなされる。更にステ
ップＳ５ではＡＦの内容が判断され、ＡＦ＝「０」であ
ればステップＳ７に進行し、一方ＡＦ羊「０」であれば
ＡＦ内のデータに対応するファンクション記号、即ち、
「十一，し「×レ「÷一等をデコーダー０に送り、該フ
ァンクション記号の表示準備を行う。ステップＳ７では
、上述したＡレジスタに関する処理と同様な処理がＢレ
ジスタ、Ｃレジスタ、Ｄレジス夕に対して実行され、各
レジスタの内容に応じた表示準備がなされる。

而して表示タイミングに入るとステップＳ８およびステ
ップＳ９の各処理により一般式および数値データが表示
部９に表示されるものである。また上述した第２図のフ
ローチャートの動作は、例えばファンクションキーの操
作ごとに実行される。第２図のフローチャートに示す動
作により、キー由の操作時にＡレジスタの内容にしたが
ってデコーダ１０にはデータ「Ａ＋」が畳数データ「２
」とともに入力され、このため、このデータ「Ａ＋レ「
２」が表示部９の各表示部９Ａ，９８に送られ、第４図
Ｃに示すように「Ａ＋レ「２Ｊと夫々表示される。

このため、計算機の使用者はこの表示内容を見てそれま
でに層数、キー田の各キー操作を確認し、また計算式と
見較べることができる。次にキー図を操作すると層数デ
ータ「３」が×ｖＴに書込まれる。

またキー図を次に操作すると演算回路７ではＡＦ内のデ
ータ「十一と入力されたファンクションデータ「×」と
を比較し、演算を実行するか杏かの判断動作を実行する
。この場合、今回入力されたファンクションデータ「×
」の方がＡＦ内のファンクションデータ「十一よりレベ
ルが高いので演算を実行せず、ＢレジスタにＸレジスタ
からのデータ「３×」が転送される。第３図ｂには、こ
のときのＲＡＭ３の状態を示す。また第２図のフローチ
ャートの動作が実行され、デコーダ１０にデータ「Ａ十
Ｂ×」及び「３」が送られ、また、表示部９に第４図ｄ
に示すように表示される。次に開き括弧キー皿を操作す
ると演算部７では入力されたファンクションデータ「〔
」とＢＦ内のデータ「×」とを比較し、演算を実行する
か否かの判断動作を実行すると共に、ＣレジスタのＣＫ
に括弧レベル「１」が書込まれる。

またＸｖＴはクリアされる。第３図ｃはこのときのＲＡ
Ｍ３に状態を示す。また第２図のフローチャートの実行
により、デコーダ１川こはあらたにデータ「〔」が送ら
れ、このため表示部９には第４図ｅに示すようにデータ
「Ａ＋Ｂ×〔一，「０」が夫々表示される。次にキー■
を操作すると層数データ「４」が×ｖＴに書込まれ、次
いでキー田を操作すると○ｖＴに×ｖＴからのデータ「
４」が書込まれ、またＣＦに記号「十一のコードが書込
まれる。この結果、Ｃレジスタの内容は第３図ｄに示す
ようになり、データ「（４十一が記憶される。またデコ
ーダ１０には更にデータ「十一が送られ、表示部９には
「Ａ十Ｂ×〔Ｃ＋け「４」と表示されている。全く同機
にして次に開き括弧キーｍを２回続けて操作すると１回
目の括弧キーｍの操作時にＤＫに括弧レベル「１」が書
込まれＤＫ＝「１」となる。次に２回目の括弧キーｍの
操作によりＤｘ＝「２」と変化する。これに応じて表示
部９はデ−夕「Ａ＋ＢＸ〔Ｃ＋〔し「Ａ＋ＢＸ〔Ｃ＋〔
〔」がデータ「０」とともに順次表示される。第４図ｆ
は２回目の括弧キーｍの操作後の表示状態を示す。更に
、キーｍ，図，図を順次操作し、データ「１２３」を入
力するとＡレジスタ〜Ｄレジスタの内容は変化せず、ま
たＸレジスタにはデータ「１お」が入力されてＸｖＴ＝
「１２３」となる。

また次にキー田を操作するとＤレジスタにはデータ「１
２３十一が書込まれるとともに、表示部９には第４図ｇ
に示すようにデータ「Ａ十Ｂ×〔Ｃ＋〔〔Ｄ＋」がデー
タ「１２３」とともに表示される。第３図ｆはこのとき
のＲＡＭ３の記憶状態を示す。このようにして表示部９
には上記計算式にしたがて入力されるキー操作信号に応
じ、そのとき演算状態が二般式式および数値データによ
り表示される。このようにして、ＡレジスタからＪレジ
スタの１０本のレジスタを用いて１０レベルまでの一般
式表示を行なうことができる。また、例えば上記計算例
において「１２３十一の後に「４５６）」のようなキー
操作を行なうと、「１２３十４５６」の演算が実行され
るから、Ｄレジス夕の内容は第３図ｇに示すように「５
７９」となり、一般式における「Ｄ」に対応するデータ
は「５７９」となり、また閉じ括弧キーｍ〕の操作によ
りＤＫは−１されて「１」となる。更に、表示状態は第
４図Ｍこ示すように変化する。〔発明の効果〕 以上説明したように、この発明は、完全数式通り演算機
能を備え、計算式にしたがって順次入力される入力デー
タが演算の重み付けにしたがって順次入力される１〜Ｎ
（Ｎは自然数）のスタックレジスタをアルファベット文
字と対応づけ、第Ｍ（Ｍ＝１〜Ｎ）スタックレジスタに
記憶されている数値をアルファベットの第Ｍ文字に置き
換えて一般式の表示を行い、また演算の進行に伴って上
記一般式の表示を変更してゆくようにした小型電子式計
算機の表示方式であるから、例えば１２十３４×５− の「一」を入力した際には、一般式表示がＡ＋Ｂ×Ｃ− から Ａ− と変更され、演算の実行に伴うＲＡＭの内容の変化と、
一般式表示変化が対応して計算の途中経過等が分かり安
くなる利点がある。

またアルファベットで一般式を表示し、しかも演算実行
に伴って一般式もその表示の長さが縮少する方向に変化
するから、表示桁数を一般式が越えたりする回数を少く
することができる利点もある。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路構成図、第２図は演
算状態表示動作を示すフローチャート、第３図は上記演
算実行時のＲＡＭ３の記憶状態の一例を示す図、第４図
はキー操作手順とそのときの表示状態を夫々示す図、第
５図および第６図は完全数式通り演算の実行状態を示す
フローチャートである。 １・・・・・・ＲＯＭ、３…・・・ＲＡＭ、４・・・・
．・インストラクションデコーダ、６・・・・・・判断
回路、７・・・・・・演算回路、８・・・・・・キー入
力部、９・・・・・・表示部、９Ａ・・・・・・数値表
示部、ＳＢ・…・・一般式表示部。 第１図第２図 第４図 第３図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. １ 計算式に従つて順次入力される数値データ及びフア
   ンクシヨンデータに対する完全数式通り演算機能を備え
   、フアンクシヨンキーが操作される毎にその時入力され
   たフアンクシヨンデータの重みと前回入力されたフアン
   クシヨンデータの重みを比較して演算実行の可否を判定
   すると共に、この実行否の判定により上記数値データ及
   びフアンクシヨンデータを１単位として順次１〜Ｎ（Ｎ
   は自然数）のスタツクレジスタに格納していき、実行可
   の判定により上記スタツクレジスタに格納されている前
   回のフアンクシヨンデータ及び数値データに応じた演算
   処理を行なつて該スタツクレジスタの内容を更新する小
   型電子式計算機の表示方式であつて、上記各スタツクレ
   ジスタとアルフアベツト文字を対応付け、第Ｍ（Ｍ＝１
   〜Ｎ）スタツクレジスタに記憶されている数値をアルフ
   アベツトの第Ｍ文字に置き換えて表示する手段を設け、
   計算式に従つて順次入力されスタツクレジスタに格納さ
   れる数値をアルフアベツト文字にアルフアベツト順に置
   き換えて一般式表示を行なうと共に、演算の進行に伴な
   う上記スタツクレジスタの内容更新に応じて上記一般式
   の表示が更新されていくことを特徴とする小型電子式計
   算機の表示方式。