JPS603220B2 - 緊急制御回路 - Google Patents
緊急制御回路Info
- Publication number
- JPS603220B2 JPS603220B2 JP53113008A JP11300878A JPS603220B2 JP S603220 B2 JPS603220 B2 JP S603220B2 JP 53113008 A JP53113008 A JP 53113008A JP 11300878 A JP11300878 A JP 11300878A JP S603220 B2 JPS603220 B2 JP S603220B2
- Authority
- JP
- Japan
- Prior art keywords
- central processing
- circuit
- processing unit
- emergency control
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
本発明は、異常検出により現用、予備の切換えを制御す
る緊急制御回路に関するものである。
る緊急制御回路に関するものである。
２台の中央処理装置を設けて待機予備方法によりデータ
処理の信頼性を向上したデータ処理システムに於いては
、経済性や制御の容易性等の為に現用、予備の切換えを
制御する緊急制御回路は１台設置され、この緊急制御回
路からの制御信号により一方の中央処理装置が現用、他
方の中央処理装置が予備として設定されているとき、異
常検出により緊急制御回路が起動され、予備であった中
央処理装置を現用に切換えて初期設定の制御等を行う方
法が探られていた。
処理の信頼性を向上したデータ処理システムに於いては
、経済性や制御の容易性等の為に現用、予備の切換えを
制御する緊急制御回路は１台設置され、この緊急制御回
路からの制御信号により一方の中央処理装置が現用、他
方の中央処理装置が予備として設定されているとき、異
常検出により緊急制御回路が起動され、予備であった中
央処理装置を現用に切換えて初期設定の制御等を行う方
法が探られていた。
このように従来のシステムに於いては、待機予備の二重
化構成に対して緊急制御回路は一重化構成であるから、
各中央処理装置に対するシステム再構成や初期設定等の
為の制御線を相当多く必要とし、又中央処理装置の現用
、予備の関係を示す信号は、緊急制御回路からの制御信
号を基に形成したので、その為の論理回路を多く必要と
し、従ってハード量が多くなることによる信頼性の低下
の問題があった。
化構成に対して緊急制御回路は一重化構成であるから、
各中央処理装置に対するシステム再構成や初期設定等の
為の制御線を相当多く必要とし、又中央処理装置の現用
、予備の関係を示す信号は、緊急制御回路からの制御信
号を基に形成したので、その為の論理回路を多く必要と
し、従ってハード量が多くなることによる信頼性の低下
の問題があった。
前記の改良として緊急制御回路も二重化構成として現用
、予備の切換えを行なうことも考えられるが、中央処理
装置の現用、予備の設定について何れの緊急制御回路で
制御するかを決定しなければならず、異常検出によるシ
ステム再構成時の制御が非常に複雑になり、緊急制御回
路を二重化構成にしたことにより、信頼性の向上は殆ん
ど期待できないものとなる。
、予備の切換えを行なうことも考えられるが、中央処理
装置の現用、予備の設定について何れの緊急制御回路で
制御するかを決定しなければならず、異常検出によるシ
ステム再構成時の制御が非常に複雑になり、緊急制御回
路を二重化構成にしたことにより、信頼性の向上は殆ん
ど期待できないものとなる。
本発明は、前記欠点を解消し簡単な機成並びに簡単な制
御により信頼性を向上させた異常検出時の中央処理装置
の現用、予備の切換を行なわせる回路を提供するもので
ある。
御により信頼性を向上させた異常検出時の中央処理装置
の現用、予備の切換を行なわせる回路を提供するもので
ある。
以下実施例について詳細に説明する。第１図は本発明の
実施例の要部ブロック線図であり、ＮＩＩ〜Ｎ１３，Ｎ
２１〜Ｎ２３はナンド回路、ＯＲ１，ＯＲ２はオア回路
、ＥＤＴ１，ＥＤＴ２はシステム異常検出回路、ｍｓｌ
，ｍｓ２は現用予備信号、ｓｔｌ，ｓｔ２は起動信号、
ＣＣ１，ＣＣ２は中央処理装置である。
実施例の要部ブロック線図であり、ＮＩＩ〜Ｎ１３，Ｎ
２１〜Ｎ２３はナンド回路、ＯＲ１，ＯＲ２はオア回路
、ＥＤＴ１，ＥＤＴ２はシステム異常検出回路、ｍｓｌ
，ｍｓ２は現用予備信号、ｓｔｌ，ｓｔ２は起動信号、
ＣＣ１，ＣＣ２は中央処理装置である。
システム異常検出回路ＥＤＴ１，ＥＤＴ２は常時は“１
”を出力し、システム異常検出により“０”を出力する
ものであり、又ナンド回路ＮＩ１，Ｎ２１により双安定
回路を構成し、現用予備信号ｍｓｌ，ｍＳ２は、“０”
は現用、“１”は予備であり、起動信号ｓｔｌ，ｓｔ２
は予備から現用に切換えられたとき及びシステム異常検
出回路により異常が検出されたとき“１”となって緊急
起動となる。例えば一方の中央処理装置ＣＣＩが現用で
、他方の中央処理装置ＣＣ２が予備であるとすると、現
用予備信号ｍｓｌは“０”、ｍｓ２は“１”となってい
る。
”を出力し、システム異常検出により“０”を出力する
ものであり、又ナンド回路ＮＩ１，Ｎ２１により双安定
回路を構成し、現用予備信号ｍｓｌ，ｍＳ２は、“０”
は現用、“１”は予備であり、起動信号ｓｔｌ，ｓｔ２
は予備から現用に切換えられたとき及びシステム異常検
出回路により異常が検出されたとき“１”となって緊急
起動となる。例えば一方の中央処理装置ＣＣＩが現用で
、他方の中央処理装置ＣＣ２が予備であるとすると、現
用予備信号ｍｓｌは“０”、ｍｓ２は“１”となってい
る。
現用の中央処理装置ＣＣＩの異常をシステム異常検出回
路ＥＤＴＩで検出すると、その出力信号は“０”となり
、それによって起動信号ｓｔｌは“１”となると共に、
現用予備信号ｍｓｌは“１”となる。それによってナン
ド回路Ｎ２１の出力が反転して、現用予備信号ｍｓ２は
“０”となり、中央処理装置ＣＣ２が現用であることを
表示し、且つナンド回路Ｎ２２の出力が“１”、オァ回
路ＯＲ２の出力の起動信号ｓｔ２が“１”となって緊急
制御動作が行なわれる。即ち現用予備信号ｍｓ２が“１
”から“０”に変化し、起動信号ｓｔ２が“１”になっ
たことを条件に、中央処理装置ＣＣ２によるシステム再
構成の制御、プログラム初期設定ＩＰＬ等の制御が行な
われる。第２図は概略のフ。ーチャートを示すもので、
ＥＭＡは緊急制御、ＣＣは中央処理装置、ＡＣＴは現用
、ＳＢＹは予備、セルフはＥＭＡ原因発生側、メィトは
ＥＭＡ原因発生でない側を示す。即ちＥＭＡ原因発生が
セルフＣＣ，ＡＣＴ側であると、前述の如く現用、予備
の切換えによりセルフＣＣがＳＢＹとなり、それによっ
てメイトＣＣをＡＣＴとし、セルフＣＣ，ＥＭＡ起動及
びメィトＣＣ，ＥＭＡ起動が行なわれ、それぞれＥＭＡ
動作が行なわれる。このＥＭＡ動作によりＡＣＴであっ
た装置の切離し、ＳＢＹであった装置の接続並びに初期
設定等が行なわれる。又ＥＭＡ原因発生がセルフＣＣ，
ＳＢＹであると、セルフＣＣ，ＥＭＡ起動が行なわれる
が、メィトＣＣ，ＥＭＡ起動は行なわれず、メィトＣＣ
，ＡＣＴの状態には何ら影響を与えない。
路ＥＤＴＩで検出すると、その出力信号は“０”となり
、それによって起動信号ｓｔｌは“１”となると共に、
現用予備信号ｍｓｌは“１”となる。それによってナン
ド回路Ｎ２１の出力が反転して、現用予備信号ｍｓ２は
“０”となり、中央処理装置ＣＣ２が現用であることを
表示し、且つナンド回路Ｎ２２の出力が“１”、オァ回
路ＯＲ２の出力の起動信号ｓｔ２が“１”となって緊急
制御動作が行なわれる。即ち現用予備信号ｍｓ２が“１
”から“０”に変化し、起動信号ｓｔ２が“１”になっ
たことを条件に、中央処理装置ＣＣ２によるシステム再
構成の制御、プログラム初期設定ＩＰＬ等の制御が行な
われる。第２図は概略のフ。ーチャートを示すもので、
ＥＭＡは緊急制御、ＣＣは中央処理装置、ＡＣＴは現用
、ＳＢＹは予備、セルフはＥＭＡ原因発生側、メィトは
ＥＭＡ原因発生でない側を示す。即ちＥＭＡ原因発生が
セルフＣＣ，ＡＣＴ側であると、前述の如く現用、予備
の切換えによりセルフＣＣがＳＢＹとなり、それによっ
てメイトＣＣをＡＣＴとし、セルフＣＣ，ＥＭＡ起動及
びメィトＣＣ，ＥＭＡ起動が行なわれ、それぞれＥＭＡ
動作が行なわれる。このＥＭＡ動作によりＡＣＴであっ
た装置の切離し、ＳＢＹであった装置の接続並びに初期
設定等が行なわれる。又ＥＭＡ原因発生がセルフＣＣ，
ＳＢＹであると、セルフＣＣ，ＥＭＡ起動が行なわれる
が、メィトＣＣ，ＥＭＡ起動は行なわれず、メィトＣＣ
，ＡＣＴの状態には何ら影響を与えない。
即ち中央処理装置ＣＣＩが現用、中央処理装置ＣＣ２が
予備で、システム異常検出回路ＥＤＴ２の衆力が“０”
になって起動信号ｓｔ２が“１”となったとしても、ナ
ンド回路Ｎ２１の出力は“１”で現用予備信号ｍｓ２は
継続して予備を示すだけであり、双安定回路を構成する
一方のナンド回路ＮＩＩの出力は依然として“０”のま
まとなる。以上説明したように、本発明は、２台の中央
処理装置を現用予備構成とし、各中央処理装置に異常検
出回路を設け、且つ双安定回路を構成するナンド回路Ｎ
Ｉ１，２１等のゲート回路を各中央処理装置ＣＣ１，Ｃ
Ｃ２に分散して設け、自中央処理装置の異常検出回路の
出力信号と、他中央処理装置の双安定回路のゲート回路
の出力信号とを自中央処理装置に分散配置した双安定回
路のゲート回路に入力させたもので、中央処理装置ＣＣ
１，ＣＣ２間は双安定回路を構成するゲート回路の接続
線を設けるだけで、異常検出に従った緊急制御動作時の
現用、予備の関係を、目中央処理装置内の双安定回路の
ゲ−ト回路の出力信号で決定できることになり、両ＣＣ
間の接続本数が少なく構成が簡単となると共に、制御が
非常に簡単になるため従来方式に対し経済性の改良、信
頼性の向上を計った緊急制御回路が提供できる。
予備で、システム異常検出回路ＥＤＴ２の衆力が“０”
になって起動信号ｓｔ２が“１”となったとしても、ナ
ンド回路Ｎ２１の出力は“１”で現用予備信号ｍｓ２は
継続して予備を示すだけであり、双安定回路を構成する
一方のナンド回路ＮＩＩの出力は依然として“０”のま
まとなる。以上説明したように、本発明は、２台の中央
処理装置を現用予備構成とし、各中央処理装置に異常検
出回路を設け、且つ双安定回路を構成するナンド回路Ｎ
Ｉ１，２１等のゲート回路を各中央処理装置ＣＣ１，Ｃ
Ｃ２に分散して設け、自中央処理装置の異常検出回路の
出力信号と、他中央処理装置の双安定回路のゲート回路
の出力信号とを自中央処理装置に分散配置した双安定回
路のゲート回路に入力させたもので、中央処理装置ＣＣ
１，ＣＣ２間は双安定回路を構成するゲート回路の接続
線を設けるだけで、異常検出に従った緊急制御動作時の
現用、予備の関係を、目中央処理装置内の双安定回路の
ゲ−ト回路の出力信号で決定できることになり、両ＣＣ
間の接続本数が少なく構成が簡単となると共に、制御が
非常に簡単になるため従来方式に対し経済性の改良、信
頼性の向上を計った緊急制御回路が提供できる。
第１図は本発明の実施例のブロック線図、第２図は本発
明の実施例の概略フローチャートを示すものでる。 ＣＣ１，ＣＣ２・…・・中央処理装置、ＥＤＴ１，ＥＤ
Ｔ２・・・・・・システム異常検出回路、ＮＩ Ｉ〜Ｎ
１３，Ｎ２１〜Ｎ２３・・・・・・ナンド回路、ＯＲ１
，ＯＲ２……オア回路、ｍｓｌ，ｍｓ２……現用予備信
号、ｓｔｌ，ｓｔ２・・・・・・起動信号である。 オ１図ガ２図
明の実施例の概略フローチャートを示すものでる。 ＣＣ１，ＣＣ２・…・・中央処理装置、ＥＤＴ１，ＥＤ
Ｔ２・・・・・・システム異常検出回路、ＮＩ Ｉ〜Ｎ
１３，Ｎ２１〜Ｎ２３・・・・・・ナンド回路、ＯＲ１
，ＯＲ２……オア回路、ｍｓｌ，ｍｓ２……現用予備信
号、ｓｔｌ，ｓｔ２・・・・・・起動信号である。 オ１図ガ２図
Claims (1)
- １ 現用、予備の関係をもって動作する２台の中央処理
装置と、各中央処理装置内でシステムの異常を検出する
異常検出回路と、該異常検出回路の出力力信号により起
動されシステムの再構成と立上げを行なう緊急制御回路
とを有する情報処理システムにおいて、２ゲートからな
る双安定回路を１ゲートづつ前記各中央処理装置内に分
散して設け、上記双安定回路は自中央処理装置の異常検
出回路の出力信号と他中央処理装置の上記ゲートの出力
信号とをそれぞれのゲートの入力とするよう構成され、
緊急制御動作時の現用、予備の関係を自中央処理装置搭
載の前記ゲートの出力信号で決定することを特徴とする
緊急制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53113008A JPS603220B2 (ja) | 1978-09-14 | 1978-09-14 | 緊急制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53113008A JPS603220B2 (ja) | 1978-09-14 | 1978-09-14 | 緊急制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5539980A JPS5539980A (en) | 1980-03-21 |
| JPS603220B2 true JPS603220B2 (ja) | 1985-01-26 |
Family
ID=14601117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53113008A Expired JPS603220B2 (ja) | 1978-09-14 | 1978-09-14 | 緊急制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603220B2 (ja) |
-
1978
- 1978-09-14 JP JP53113008A patent/JPS603220B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5539980A (en) | 1980-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3377623A (en) | Process backup system | |
| US3882455A (en) | Configuration control circuit for control and maintenance complex of digital communications system | |
| CN100492223C (zh) | 发动机冗余电控系统切换电路 | |
| US4149241A (en) | Communications bus monitor | |
| JPS603220B2 (ja) | 緊急制御回路 | |
| JPS6027041B2 (ja) | ハイアラキ制御システムにおける下位制御装置の切換方法 | |
| CN101430550A (zh) | 发动机冗余电控系统切换控制方法 | |
| JPS6213700B2 (ja) | ||
| JPH0827735B2 (ja) | 分散システムにおけるバツクアツプ方式 | |
| JPH05307491A (ja) | 多重化処理装置の切替方法および装置 | |
| JP2508752B2 (ja) | 障害通知方式 | |
| JPH04239831A (ja) | 相互プロセッサバックアップ方式 | |
| JPS639691B2 (ja) | ||
| JPS6113627B2 (ja) | ||
| JP2551666B2 (ja) | クロック供給切替回路 | |
| JPS6020778B2 (ja) | 複合計算機装置 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| SU615483A1 (ru) | Вычислительна система | |
| KR940008321A (ko) | 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로 | |
| JPH09198270A (ja) | 障害時自動切離し機能付二重化プロセッサシステム | |
| JPS5850372B2 (ja) | デ−タ集配信処理システム | |
| JPH02109144A (ja) | 伝送ライン切り換え装置 | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ |