JPS603209B2 - シ−ケンスコントロ−ラ - Google Patents

Description

【発明の詳細な説明】 本発明は歩進型のシーケンスコントローラに関する。

シーケンスコントローラには歩進型と走査型とがある。
歩進型は制御プログラムの或るステップに対応した動作
が完了すると、その完了の検出信号によってプログラム
がーステップ歩進せしめられて次のステップの動作が開
始されるように制御を行うものである。走査型は被制御
系の状態を示すデータが制御装置の入力装置に入力され
ており制御装置は常時繰返して入力装置を走査して被制
御系の状態を検知し、その状態を対応して定められた制
御を行うようになっている。走査型は制御が事実上連続
的であるような制御が可能であるが制御プログラムの作
成が難しく制御装置も複雑高価なものとなる。歩進型の
制御装置では被制御系の動作は段階的となり、時にはぎ
こちない制御しかできないと云う弱点もあるが、プログ
ラムの作成が簡単で誰にでも作ることができ制御装置も
比較的安価である上、実際上段階的制御で充分な被制御
対象も多いので、そのような対象に対しては大へん経済
的なシーケンスコントローラである。本発明は上述した
歩進型シーケンスコントローラを対象としたものであり
、従来この型のシーケンスコントローラはプログラムを
作成しこれを制御装層（シーケンスコントローラ）に入
力させるのにピンボードとピンを用いていたのを、キー
ボードに並べた幾つかのキーの操作によってプログラム
を制御装置に入力し得るようにすることを目的としてな
されたものである。

更に本発明は、プログラムを記憶させてあるメモリに対
して旧プログラムを消して新プログラムを書込むような
場合に備え、上記〆モリの記憶を一操作により自動的に
全部消去するための構成を提供しようとするものである
。

ピンボード式のシーケンスコントローラではプログラム
の各ステップ毎にピンボードの所定段のピン孔の所定位
置にピンを挿入することによりプログラムをシーケンス
コントローラに入力させるので、作成したプログラムの
全体がピンの配置によって表示されていると云う利点が
ある反面、ピンの接触不良のため信頼性が充分でなく、
ピンが多数要るのでその管理が面倒であり、プログラム
のステップ数が多い場合、ピンボードの面積が大となる
等の欠点がある。

本発明によればプログラムをキーボードにおけるキーの
操作でシーケンスコントローラのメモ川こ入力できるの
でピンの管理、ピンの接触不良、プログラムのステップ
数が多くなると大きなピンボードを有するシーケンスコ
ントローラとしなければならないと云った問題がなくな
り、管理、信頼性、価格（殊にプログラムステップ数の
多い場合）の面でピンボード式のものより優れたものが
得られることになる。以下実施例によって本発明を説明
する。第１図は本発明の一実施例のシーケンスコントロ
ーラの操作パネルの正面図である。

パネルの右下隅にある一群のキー１は操作及び命令、デ
ータ等の入力キーで数字の記入されたキーは命令の入力
とデータ数字の入力の両方兼用になっており、ローマ字
の記入されたキーは操作用のキーである。左上の上下二
段の表示部２，３は出力端子表示ランプの列で１番から
３２番までの３２個あり或るプログラムステップで指定
された出力端子を示す位置のランプが点灯するようにな
っている。右上の二段の表示部４，４′は入力端子表示
ランプの列でやはり１番から３２蚤まであり、或るプロ
グラムステップで指定されている入力端子に入力が加わ
ったとき対応するランプが点灯する。表示部３の下にあ
る数字表示部５は４個の枠５１，５２，５３，５４に分
れており、一番左の枠５１は２桁でステップ番号を表示
し、その右の枠５２は命令の種類を１桁の数で表わし図
の例の４と云う数字は例えばアンドの命令を意味する。
この命令語とそのコード数字との対訳表が数字部５の下
の枠６に記載してある。数字表示部５で左から３番目、
一番右の枠５３，５４は夫々２桁の数字で夫々がデータ
の数値を表わす。次に上記パネルにおける操作法の概略
を述べる。

プログラムの書込み。まず電源スイッチ凶をオン側に倒
し、次のプログラムコンソールスイツチＣＳをオン側に
入れ、次にステップを“０”にするためスイッチＳ２を
リセット側に１度倒す。また、ここでプログラムを記億
するメモリはすべてクリアされているものとする。そし
て、プログラムの各ステップを順次入力して行く。プロ
グラムの各ステップは書込みの始めにキー群中のＩＮＳ
のキーを押し次に命令のキーを押す。各ステップの命令
は必ず一語なのでＩＮＳのキーの次に押す数字キーは自
動的に命令の入力操作となり、その次以降のキー操作は
自動的にデータの入力となる。従って同じキーが書込み
操作時押された順位によって命令入力用として働き或は
データ記入用として働く。まず第０ステップの命令を書
き込む。ＩＮＳのキーを押し、ついで数字２のキーを押
す。数字２のキーはリターン良Ｐち出発点に房れの命令
で、数字表示部の左から第１枠５１は“０び、第２枠５
２は“２”となり第０ステップはこれだけで次にＲ／Ｗ
のキーを押す。

これはメモリへの論出し書込みを指令のキーで、メモリ
にはリターンの命令が記入され、Ｒ／Ｗのキーを押すこ
とによりステップが自動的に歩進せしめられ数字表示部
の第１枠５１の表示は“０１”となり他の枠は全部０と
なる。こ）で第１ステップの命令を入力する。このステ
ップが例えば入力端子１と３の入力のアンドによって出
力端子２と４に出力を出すと云う内容であれば「 まず
形通りＩＮＳのキーを押しアンドの命令を示す教示キー
４を押すと数字表示部の枠５１の表示が４となる。命令
は一語に限られるから次に押すキーは当然にデータの入
力操作となる。今の場合力端子１と３の入力のアンドを
孫れと云う命令なので数字キー“０”次に“１”を押す
。数字表示部の枠５３の表示が０１となり、次に数字キ
ー“０”を押し次いで“４”を押すと数字表示部の枠５
４の表示が０４となって、数字表示部はプログラムの第
１ステップの内容を“アンド”“０１”“０４’’と表
示する。次に出力端子を指定すると云う意味でＯＵＴの
キーを押すと表示部３の数字１のランプが点滅する。次
にＯＦＦのキーを押すと表示部３の数字１の上のランプ
が消え数字２の上のンプが点滅する。次にＯＮのキーを
押すと数字２の上のランプが点灯して出力端子２に出力
すべしと云う命令内容が表示され次の数字３の上のラン
プが点滅開始する。出力は端子２と４とになされるので
再びＯＦＦのキーを押す。そこで上記○ＦＦキーを押す
ことで表示部３の数３の上のランプが消灯し、次にＯＮ
のキーを押すことにより４番目の出力端子が指定された
ことになる。これで第１ステップの命令の構成が終った
のでＲ／Ｗのキーを押して第１ステップの命令をメモ川
こ記入すると共にプログラムのステップを一段歩進ごせ
て数字表示部５の第１枠５１は“０２’’を表示する。
以下上述したような操作により１ステップずつプログラ
ム内容がメモ川こ入力されて行く。このようにして最後
のステップがプログラムの全部を１５回繰返して実行せ
よと云う内容であるとすると、次の順序でキーを押す。
「ＩＮＳ」「８」（線返せの命令のコード番号）「１」
，「５」（１５回を意味する）「０」「１」（プログラ
ムのステップ１からの意、即ちステップ１からこのステ
ップまでを１５回線返すことになる。）「Ｒ／Ｗ」と云
うように押す。プログラムの形式上の最後は「ＥＮＤ」
の命令で上記繰返しの命令の次のステップで「ＩＮＳ」
，「ＥＮＤ」，「Ｒ／Ｗ」の順のキー操作で全プログラ
ムの記入が終る。次に上記したプログラムを実行させる
には、プログラムコンソールステツプＣＳをＯＦＦ側に
倒し、スイッチＳＩを“自動”側に倒し、スタートスイ
ッチＳ３を下へ１度倒す。これでプログラムの実行が開
始される。プログラム実行中は数字表示部５の右にある
表示灯５５が点灯している。数字表示部５の各枠は今実
行しつ）あるプログラムステップの番号、プログラム内
容等を数字で表示している。例えば第１ステップを実行
中は数字表示部５の第１枠５１には０１の数字が出て第
１ステップであることを示し、このステップの命令がＡ
ＮＤであるときは第２枠５２は０４の数字を示し、ＡＮ
Ｄ条件が成立すべき二つの入力端子が１番と３番とであ
ると数字表示部の第３枠５３には０１の数字が、また第
４枠５４には０３の数字が表われる。この第１ステップ
ぜは指定された出力端子２，４へ出力が出されるととも
に表示部２のランプ２，４が点灯する。第１ステップは
入力端子１と３とに共に入力信号が入ったらプログラム
はーステップ進行して数字表示部等の表示は第２ステッ
プの内容表示に変わるとともに第２ステップの実行が開
始される。即ちプログラムの進行は或るステップの命令
内容即ち設定条件が成立するとステップが歩進されて次
段のステップの実行に移る。第２図は上述装置の内部構
成を示すブロック図である。

ＣＰＵと記入されたブロックはこの装置における中央制
御装置でマイクロコンピュータであり、Ｍはこのシーケ
ンス制御装置が実行すべきプログラムを記憶させるメモ
リで前述したプログラム書込み操作でプログラムが記憶
せしめられている。今プログラムの或るステップを実行
中でそのステップで指定された出力を出しているものと
する。そのときＣＰＵはメモリＭから上記ステップの命
令を議出しＣＰＵ内のアキュームレータに記憶させてお
り、他方常時入力端子ＩＮＩ〜Ｉｎｎを走査してその入
力状態を見ており、この入力状態とアキュームレータに
記憶させてあるそのステップの命令中の入力端子番号及
び条件とをＣＰＵ内蔵の演算判別回路で比較し、両者が
一致したらメモリＭのアドレス指定数に１を加えて次の
ステップを議出し、上と同様の操作を行う。即ちこの装
置は外部負荷の制御については歩進型であるが内部的に
は走査型のシーケンス制御を行っている。しかしこの走
査型のシーケンス制御は外部に対して実行すべき動作と
は無関係に上述したように一定しており、この内部制御
のプログラムはＣＰＵ内の議出し専用メモリ（ＲＯＭ）
に記憶させてある。外部負荷を制御するプログラムを書
込む場合、ＣＰＵはＲＯＭからプログラム書込み用の内
部制御プログラムを読出し、そのプログラムに従って前
述したパネルのキー群１及びコンソールスイッチＣＳ，
スイッチＳ２等が接続されている内部入力回路の入力状
態を繰返し走査する。正確にはＣＰＵはＲＯＭに書込ま
れた内部制御プログラムに従い外部入力回路ＩＮの各入
力端子ＩＮＩ〜ｍｎ及び内部入力端子に接続されたコン
ソールスィツチＣＳ、スイッチＳ２等の開閉状態、キー
群１等を走査し内部入力回路における入力状態によって
プログラムの書込みかプログラムの実行かその他の動作
かを識別し内部入力回路の入力状態に応じて夫々の動作
が実行されるようになっている。今の場合内部入力回路
の入力状態がプログラム書込みとなっているので上述し
たようにキー群１と内部入力回路の走査のみが行われて
キー群によりセットされた命令は順次メモリＭに書込ま
れて行く。更にプログラムの書込み、実行その他の動作
において、ＣＰＵは書込み中のプログラムのステップの
内容或は実行中のプログラムのステップの内容或はプロ
グラム中の指定したステップの内容等を数字表示部５、
表示部２，３等に表示する動作をＲＯＭ内の内部制御プ
ログラムに従い実行している。要するにＣＰＵはＲＯＭ
に書込まれたＣＰＵ自身を制御する内部制御プログラム
によって動作しており、内部入力回路の入力状態によっ
てＣＰＵを制御する内部制御プログラムが切換わって装
置全体として外部的動作が外部負荷制御プログラムの書
込み、同プログラムの実行等に切換わる。

以上で本発明の一実施例装置の全体的な説明を終り、以
下本発明の一実施例装置の特徴的な機能及び構成につい
て説明する。

本発明は上述したシーケンスコントローラにおいて以前
に書込んだプログラムを全部消すのに単一のクリャキー
を用いず、複数のキ−を用い、しかもその複数のキーは
クリャの専用ではなく、プログラム書込み操作に用いる
命令キー、数字キー等のうちの複数個を兼用し、それを
同時に押すことによってプログラムメモリの全記憶消去
操作とするようにしたものである。

上記複数個のキーは隣同士並んでいるものより、適当に
離れてしかも手で同時に押せる範囲にあるのがよく、個
数としては実際上２個が最も実用的である。

第１図に１で示すキー配置において例えばＩＮＳキーと
Ｒ／Ｗキーの組合せが適当である。なお複数のキーを同
時に押すと云うのは時間的に同時に押下すると云うこと
でなく、個々のキーは前後して押下されても、それらの
キーが共に押下されている時間があると云う意味である
。即ち所定の複数のキーを押下している状態が検出され
たらプログラムメモリの内容を全部消去する。第３図は
プログラムメモリ消去動作のフローチャートを示し、ク
リャ用キーとしてＩＮＳキーとＲ／Ｗキーの２つを採用
した場合を示す。ＩＮＳキーｏｎかのチェックをしＮＯ
なら他プログラムヌ，へ，ＩＮＳキーｏｎであればＲ／
Ｗキーｏｎかチェックし、ＮＯなら他のプログラム（こ
れが通常のメモリ書込みの動作フロー）へ行き、Ｒ／Ｗ
キーｏｎであればプログラムメモリ全部消去と判明する
から、プログラムメモリの各ステップの記憶を順次消し
て行き、全部消し終ったらブザーを曝して終了を告げる
。プログラムメモリは第４図に示すような構成になって
いる。

メモリの各段はプログラムの各ステップに対応し、ロー
アドレスによって指定され、各段の内容はカラムアドレ
スによって指定される。各段の内容は図で左から命令の
種類（表示部５２に表示される）、データ１（表示部５
３に表示される）、データ２（表示部５４１こ表示され
る）及び出力端子指定となっている。これらのメモリの
消去動作は第３図に還って、まずプログラムカウンタに
より一つのローアドレスを指定し、指定した段の各内容
をカラムアドレスを指定して順次０（命令の種類及びデ
ータ１，２のカラム）或はＯＦＦ（出力端子指定カラム
）を書込み、プログラムカウンタを１ステップ歩進させ
て次のローアドレスを指定し、そのアドレスがメモリの
最初のロ−アドレスであるか否かをチェックし、ＮＯで
あれば上述動作を繰返し、ＹＥＳであれば全メモリ消去
完了であるからブザーを鳴らせる。シーケンスコントロ
ーラのプログラムメモリを全部消すには、プログラムの
ステップを一づずつ指定してはキー操作によりその内容
を全部０又はＯＦＦに書替えると云う操作をプログラム
の全ステップについて行うと云う方法もあるが、前に作
ったプログラムにジャンプがあって、ジャンプ先のプロ
グムがもとのプログラムの終りからかなり離れたアドレ
スの所にあるときは、このメモリを０に書替える操作で
主プログラムの終りからジャンプ先のプログラムが始ま
るまでの間、指定した各ステップの命令内容が０の状態
がいまいま続くので、全メモリの消去が終ったと惑星敷
、してジャンプ先のプログラムが残り、後から入力させ
た新プログラムと濠合して大へん不都合な事態の起る可
能性がある。これに対して本発明によれば、全プログラ
ムの消去がワンタッチの操作で自動的に行われ、かつワ
ンタッチの操作と云うが、単一のクリャキーを押すので
なく複数個のキーを同時に押すので、うっかりクリャキ
ーを押してしまって折角それまでに書込んだプログラム
を全部消してしまうと云う失敗が防止され、更にクリヤ
ー用の複数のキーはプログラムの書込みに用いるキーが
兼用になっているので、操作キーの数が少くできる。

プログラム書込み用のキーをクリャ用に兼用できるのは
複数個のキーを同時に押すようにしたことによる。一つ
のキーをクリャに兼用したときは、そのキーを押したの
が何れの操作のためであるかの判定をしなければならず
、その判定のプログラム（これはシーケンスプログラマ
のＲＯＭに予め固定的に設定される）が複雑となりＲＯ
Ｍの容量増加要求を高めることになるが、複数のキーを
同時に押すようにするときはクリャ操作であることの判
定プログラムが大へん簡単になる。

【図面の簡単な説明】

第１図は本発明の−実施例装置の正面図、第２図は同じ
く内部構成を示すブロック図、第３図はプログラムメモ
リの消去動作のフローチャート、第４図はプログラムメ
モリの構成様式を示す図である。 １…・・・キー群のキー、２，３，５・・・・・・表示
部、ＣＰＵ・・・・・・中央制御装置、Ｍ・・・・・・
シーケンスコントロールプログラム用メモリ、ＩＮＩ〜
川ｎ……入力端子、ＯＵＴＩ〜ＯＵＴｎ・・・・・・出
力端子。 次２回グー図 才３図 氷４図

Claims (1)

【特許請求の範囲】
1. １ 命令の種類並びにデータの入力キー群と、外部負荷
   制御プログラム用メモリと、上記入力キー群のキーイン
   状態を走査して上記入力キー群により設定された命令を
   上記メモリに書込み、また同メモリに書込まれたプログ
   ラムを読出して外部制御動作を行なうための内部制御プ
   ログラムを書込んだＲＯＭを有し、上記キー群内の適宜
   に定めた複数個のキーが同時に押されていることを検出
   したときは上記外部負荷制御プログラム用メモリの内容
   を順次指定して消去して行き同メモリの全内容を消去し
   てしまう動作を行う内部制御プログラムを上記ＲＯＭ内
   に含ませたシーケンスコントローラ。