JPS6031265A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6031265A JPS6031265A JP14086283A JP14086283A JPS6031265A JP S6031265 A JPS6031265 A JP S6031265A JP 14086283 A JP14086283 A JP 14086283A JP 14086283 A JP14086283 A JP 14086283A JP S6031265 A JPS6031265 A JP S6031265A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- substrate
- substrate support
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置に関する。
従来、例えばモノリシック構造の半導体装置は、第１図
に示す構造を有している。図中１は、外囲器を構成する
基板支持体である。基板支持体１上に装着された半導体
基板２には、素子分離領域３で囲まれた素子領域４内の
２１層５に接続するペース電極６及びＮ＋層７に接続す
るエミッタ電極８が設けられている。また、素子領域４
に設けられたコレクタ９は、素子分離領域３を介して隣
接したＮ領域ｌＯに外部配線１１にて接続されている。
に示す構造を有している。図中１は、外囲器を構成する
基板支持体である。基板支持体１上に装着された半導体
基板２には、素子分離領域３で囲まれた素子領域４内の
２１層５に接続するペース電極６及びＮ＋層７に接続す
るエミッタ電極８が設けられている。また、素子領域４
に設けられたコレクタ９は、素子分離領域３を介して隣
接したＮ領域ｌＯに外部配線１１にて接続されている。
Ｎ領域１０に形成されたダイオードを構成するＰ１領域
１２には、取出電極１３が設けられている。このように
構成された半導体装置１５では、基板支持体１の他にペ
ース電極６．エミッタ電極８及び取出電極１３の３個の
電極端子を必要とする。しかも、これらの電極端子と基
板支持体１とを電気的に絶縁しておく必要があシ、構造
が複雑になると共に経済性が悪い。
１２には、取出電極１３が設けられている。このように
構成された半導体装置１５では、基板支持体１の他にペ
ース電極６．エミッタ電極８及び取出電極１３の３個の
電極端子を必要とする。しかも、これらの電極端子と基
板支持体１とを電気的に絶縁しておく必要があシ、構造
が複雑になると共に経済性が悪い。
また、第２図に示す如く、例えばセラミックからなる支
持体２０上に導電膜２ノを介して素子２２とダイオード
２３とを別々に装着した所謂ハイブリッド構造の半導体
装置２４がある。
持体２０上に導電膜２ノを介して素子２２とダイオード
２３とを別々に装着した所謂ハイブリッド構造の半導体
装置２４がある。
この場合にも素子２２に設けられた２個の電極端子２５
ｈ、２５ｂと、ダイオード２３に設けられた電極端子２
６．及び支持体２０とが必要となシ、前述のモノリシッ
ク構造のものと同様に構造が複雑であり経済性が悪い。
ｈ、２５ｂと、ダイオード２３に設けられた電極端子２
６．及び支持体２０とが必要となシ、前述のモノリシッ
ク構造のものと同様に構造が複雑であり経済性が悪い。
本発明は、基板支持体を任意の引出電極端子として利用
できると共に、素子特性の向上及び製造コストの低減を
達成した半導体装置を提供することをその目的とするー
ものでおる。
できると共に、素子特性の向上及び製造コストの低減を
達成した半導体装置を提供することをその目的とするー
ものでおる。
本発明は、素子領域上の電極と基板支持体とを電気的に
接続して、基板支持体を任意の引出電極端子として利用
できるとともに、素子特性の向上及び製造コストの低減
を達成した半導体装置である。
接続して、基板支持体を任意の引出電極端子として利用
できるとともに、素子特性の向上及び製造コストの低減
を達成した半導体装置である。
以下、俸発明の実施例について図面を参照して説明する
。
。
第３図は、本発明の一実施例の断面図である。
図中３０は、外囲器を構成する基板支持体である。基板
支持体３０上には、例えばＮ導電形の半導体基板３１が
電気的に接続した状態で装着されている。半導体基板３
ノの所定領域には、ぞの主面から延出する素子分離領域
３２に囲まれた素子領域３３及びダイオード形成領域３
４が設けられている。素子領域３３上には、その内部に
向って延出したＰ＋領域３５に接続するペース電極３６
及びＮ＋領域３７に接続するエミッタ電極３８が設けら
れている。また、素子領域３３とダイオード形成領域３
４は、外部配線３９を介して電気的に接続されている。
支持体３０上には、例えばＮ導電形の半導体基板３１が
電気的に接続した状態で装着されている。半導体基板３
ノの所定領域には、ぞの主面から延出する素子分離領域
３２に囲まれた素子領域３３及びダイオード形成領域３
４が設けられている。素子領域３３上には、その内部に
向って延出したＰ＋領域３５に接続するペース電極３６
及びＮ＋領域３７に接続するエミッタ電極３８が設けら
れている。また、素子領域３３とダイオード形成領域３
４は、外部配線３９を介して電気的に接続されている。
ダイオード領域３４に設けられたダイオードを構成する
Ｐ＋領域４０は、配線４１を介して基板領域４２に電気
的に接続されている。而して、ダート電極３６．エミッ
タ電極３８には、各々に接続する電極取出端子４３．４
４が設けられている。基板支持体３０には、基板領域４
２．配線４ノ、ダイオード、外部配線３９及び素子領域
３３のコレクタに順次接続される出力取出端子４５が設
けられている。ここで、基板支持体３０に出力取出端子
４５を設けずにダイオードから直接外部に端子を引き出
し、その代わシに例えばゲート電極３６或はエミッタ電
極３８を配線４１′を介して基板領域４２′に接続し、
基板支掲体３０には、ダート電極端子４３′或はエミッ
タ電極端子４４′を設けるようにしても良い。
Ｐ＋領域４０は、配線４１を介して基板領域４２に電気
的に接続されている。而して、ダート電極３６．エミッ
タ電極３８には、各々に接続する電極取出端子４３．４
４が設けられている。基板支持体３０には、基板領域４
２．配線４ノ、ダイオード、外部配線３９及び素子領域
３３のコレクタに順次接続される出力取出端子４５が設
けられている。ここで、基板支持体３０に出力取出端子
４５を設けずにダイオードから直接外部に端子を引き出
し、その代わシに例えばゲート電極３６或はエミッタ電
極３８を配線４１′を介して基板領域４２′に接続し、
基板支掲体３０には、ダート電極端子４３′或はエミッ
タ電極端子４４′を設けるようにしても良い。
このように構成された半導体装置Ｕによれば、所望の電
極端子を基板支持体３０から取出すことができる。その
結果、主面側の取出端子の数を減少できると共に、基板
支持体３０と半導体基板３１との間に絶縁体を介在させ
る必要がなく、放熱性を良くして素子特性を向上させる
ことができる。また、製造コストを低減させることがで
きる。また、素子分離領域３２は、電気的に中性状態に
あるので、基板支持体３０から電極端子を取出しても寄
生素子効果の発生を阻止して、素子特性の向上を図るこ
とができる。更に、この半導体装置ＬＬを用いて所望の
電子回路装置を構成する場合、電子回路装置の接地に対
して基板支持体３０を接地と同電位どする電極に選定す
ることによシ、基板支持体３０を電子同装置の接地体に
直接装着することができる。
極端子を基板支持体３０から取出すことができる。その
結果、主面側の取出端子の数を減少できると共に、基板
支持体３０と半導体基板３１との間に絶縁体を介在させ
る必要がなく、放熱性を良くして素子特性を向上させる
ことができる。また、製造コストを低減させることがで
きる。また、素子分離領域３２は、電気的に中性状態に
あるので、基板支持体３０から電極端子を取出しても寄
生素子効果の発生を阻止して、素子特性の向上を図るこ
とができる。更に、この半導体装置ＬＬを用いて所望の
電子回路装置を構成する場合、電子回路装置の接地に対
して基板支持体３０を接地と同電位どする電極に選定す
ることによシ、基板支持体３０を電子同装置の接地体に
直接装着することができる。
以上説明した如く、本発明に係る半導体装置によれば、
基板支持体を任意の引出電極端子として利用できると共
に、素子特性の向上及び製造コストの低減を達成できる
等顕著な効果を有するものである。
基板支持体を任意の引出電極端子として利用できると共
に、素子特性の向上及び製造コストの低減を達成できる
等顕著な効果を有するものである。
第１図は、従来のモノリシック構造の半導体装置の断面
図、第２図は、従来の−へイゾリツ１構造の半導体装置
の断面図、第３図は、本発明の一実施例の断面図である
。 ３θ・・・基板支持体、３ノ・・・半導体基板、３２・
・・素子分離領域、３３・・・素子領域、３４・・・ダ
イオード形成領域、３５・・・Ｐ＋領域、３６・・・ペ
ース’ＦＩＬ極、３７・・・Ｎ１領域、３８・・・エミ
ッタ電極、３９・・・外部配線、４０・・・Ｐ＋領域、
４１・・・配線、４２・・・基板領域、４３．４４・・
・電極取出端子、４６・・・出力取出端子、５０・・・
半導体装置。
図、第２図は、従来の−へイゾリツ１構造の半導体装置
の断面図、第３図は、本発明の一実施例の断面図である
。 ３θ・・・基板支持体、３ノ・・・半導体基板、３２・
・・素子分離領域、３３・・・素子領域、３４・・・ダ
イオード形成領域、３５・・・Ｐ＋領域、３６・・・ペ
ース’ＦＩＬ極、３７・・・Ｎ１領域、３８・・・エミ
ッタ電極、３９・・・外部配線、４０・・・Ｐ＋領域、
４１・・・配線、４２・・・基板領域、４３．４４・・
・電極取出端子、４６・・・出力取出端子、５０・・・
半導体装置。
Claims (1)
- 外囲器の基板支持体に電気的に接続された半導体基板と
、該半導体基板に形成された反対導電形の素子分離領域
と、該素子分離領域に囲まれた素子領域上に設けられた
所定の電極と、該電極と前記半導体基板とを電気的に接
続する配線とを具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14086283A JPS6031265A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14086283A JPS6031265A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031265A true JPS6031265A (ja) | 1985-02-18 |
Family
ID=15278467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14086283A Pending JPS6031265A (ja) | 1983-08-01 | 1983-08-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031265A (ja) |
-
1983
- 1983-08-01 JP JP14086283A patent/JPS6031265A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454529A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| US3754170A (en) | Integrated circuit device having monolithic rf shields | |
| JPH04217396A (ja) | 電子回路モジュール | |
| JPH0765883A (ja) | 電気コネクタ | |
| JP2001044362A (ja) | 半導体装置の実装構造および実装方法 | |
| KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
| JPS6031265A (ja) | 半導体装置 | |
| JPH0897367A (ja) | 半導体装置 | |
| JPH0440270Y2 (ja) | ||
| US20020190317A1 (en) | Semiconductor module having multiple semiconductor chips | |
| JP2585337B2 (ja) | 高周波回路基板装置 | |
| JPS61230333A (ja) | 集積回路 | |
| JPS62234363A (ja) | 半導体集積回路 | |
| JPH06268012A (ja) | 半導体集積回路装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH0119395Y2 (ja) | ||
| JPH0715143Y2 (ja) | 光電変換装置 | |
| JPH0576783B2 (ja) | ||
| JPH1084081A (ja) | 半導体装置及びその製造方法 | |
| JPH04120769A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| JPS61184862A (ja) | 集積回路 | |
| JPH04120771A (ja) | マスタースライス方式集積回路装置用遅延セル | |
| JPH03136352A (ja) | 半導体集積回路用パッケージ | |
| JPS6043018B2 (ja) | 半導体装置 | |
| JPS61123147A (ja) | 半導体集積回路装置 |