JPS6028172B2 - フレ−ム同期回路 - Google Patents

フレ−ム同期回路

Info

Publication number
JPS6028172B2
JPS6028172B2 JP55124294A JP12429480A JPS6028172B2 JP S6028172 B2 JPS6028172 B2 JP S6028172B2 JP 55124294 A JP55124294 A JP 55124294A JP 12429480 A JP12429480 A JP 12429480A JP S6028172 B2 JPS6028172 B2 JP S6028172B2
Authority
JP
Japan
Prior art keywords
frame
synchronization
mismatch
received data
match
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55124294A
Other languages
English (en)
Other versions
JPS5748842A (en
Inventor
政夫 古林
喜美 見上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP55124294A priority Critical patent/JPS6028172B2/ja
Publication of JPS5748842A publication Critical patent/JPS5748842A/ja
Publication of JPS6028172B2 publication Critical patent/JPS6028172B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は、マルチパス・瞬断等を含む良好でない回線状
況にて用いて有効なディジタル無線搬送装置のフレーム
同期回路に関するものである。
従来この種のフレーム同期回路としては第1図aに示す
競合同期回路が知られている。この回路は、複数フレー
ムの受信データ1に含まれるフレームデータと受信クロ
ック2で駆動されるフレームパターン発生器3の出力で
ある比較用フレームパターン4とを比較し、比較用フレ
ームパターン4と時間位置の一致しているフレームパタ
ーン発生器3からの出力であるサンプリングクロツク1
8で一致パルスを検出するゲート51と52で構成され
る一致検出器5と、同様に両者の不一致パルスを検出す
るゲート61と62で構成される不一致検出器6と、各
検出器5,6の出力、すなわち一致パルス7をN個計数
したとき一致検出信号11を出力する一致カウンタ8と
、不一致パルス9をM個計数したとき不一致検出信号1
2を出力する不一致カウンタ10(ここでN〉M,N・
Nは正の整数)と、一致検出信号11と不一致検出信号
12でフレーム同期・非同期を判定し、同期状態のとき
LOWレベル信号を、非同期状態のときHi‐ghレベ
ル信号をフレーム同期信号として出力する同期判定器1
3と、この同期判定器13の出力を受け、フレーム同期
信号14が非同期である時フレームパターン発生器3の
歩進を不一致パルス9により停止させるゲート15,1
6とで構成される。
受信データ1は1フレーム中にKビットのフレームデー
タとLビットの伝送データを含み、フレームデータは周
期性をもつて受信データに挿入されており1個のフレー
ムデータでフレーム同期パターンを構成する。
(ここで1,K,Lは任意の正の整数である)したがっ
てフレームパターンの周期はK×1ビットとなる。検出
器5,6では、受信データ1からフレームデータのみを
抜き出したフレーム同期パターンとこのフレーム同期パ
ターンとこのフレーム同期パターンと同一構成の比較用
フレームパターン4とを比較する。検出器5,6の動作
を第1図の動作例で説明する。第1図は同期時を示すも
のであり、受信データ列のフレームパターンに符号誤り
(図中ではF#3の所)がある場合を示す。同期時は、
受信データのフレームデータの位置と、比較用フレーム
パターンが一致しており、各ゲート51,61で受信デ
ーターと比較用フレームパターン4を比較し、一致時L
OWレベル、不一致時日Iレベルを各々出力する。各比
較出力は、サンプリングクロック18で制御されるゲー
ト52,62で禁止されており、サンプリングクロツク
18がHIGHレベルの時のみ出力される。サンプリン
グクロツク18は、比較鮫用フレームパターンの位置に
一致しており、同期時は等価的にサンプリングクロック
18にてフレームデータのみを抜き出すことになる。次
に第1図に示す同期回路の同期時の動作を説明する。
同期時には、受信データ1と比較用フレームパターン4
のフレームデータの内容位置が一致するので一致パルス
7が出力される。一致カウンタ8が一致検出信号11を
出力するまで受信データに符号誤りがフレームデータ換
換算で(フレームデータに含まれていた符号誤り数)M
個未満である場合について説明すれば、一致カウンタ8
が一致パルス7をN個計数して一致検出信号11を出力
すると、同期判定器13はフレーム同期信号14をLO
Wレベルに維持するとともに、不一致カゥンタ10の内
容をその内容を問わずに零クリアする。フレーム同期信
号14がLOWレベルのため、ゲート15の出力は不一
致パルス9の有無にかかわらずHIGHレベルとなり、
ゲート16は開放状態を維持し、その結果フレームパタ
ーン発生器3は、受信クロック2(フレームパターン駆
動クロック2′)により歩進し、その出力である比較用
フレームパターン4と受信データ1のフレームデ−夕1
8の位置内容が一致し、フレームタイミング信号17は
受信データ1のフレームデータの位置に出力される。こ
のタイミング信号17を用い伝送データの同期を取り受
信データの信号処理を行う。これに対して非同期時につ
いて、受信データ1のフレームデータと比較用フレーム
パターン4の内容が受信データの符号誤りもしくは豚断
等により一致しない場合を説明する。
一致カウン夕8の5寿麓誉‘よる二栄L妻菱由誉亭イ妻
英檀芸事葬声致カウンタ8はその内容Xを問わず(例×
=N−1であっても)零クリアし、同期判定器13の出
力,フレ−ム同期信号14をLOWレベルからmGHレ
ベルに変化させる。フレーム同期信号14がHIGHレ
ベルになると、ゲート15は不一致パルス9に基づきL
OWレベル信号を発生し、ゲート16‘こよりフレーム
パターン発生器3の受信クロック2による歩進を禁止す
る。歩進の禁止量は、不一致パルス9のパルス幅(則と
、符号誤り数)である。Kビットのフレームデータに含
まれる符号誤りKe<K)とすると、フレームタイミン
グ信号17の位相はKeビット遅れる。即ち同期時は、
(L+K)ビット周期で発生したフレームタイミング信
号17は不一致パルスの存在により(L十K+Ke)ビ
ット目に発生する。
もちろん不一致パルスが出力されない場合は、(L+K
)ビット目に次のフレームタイミング信号が発生する。
以下受信データ1と比較用フレームパターン4のフレー
ムデータの位置内容が一致するまで、不一致パルスがあ
る場合は(L+K十Ke),ない場合には(L+K)ビ
ット間隔で比較用フレームパターン4とフレ−ムタイミ
ング信号7を発生する。フレーム同期信号14のLOW
からHIGHの変化時から、受信データ1と比較用フレ
ームパターン4のフレームデータの位置と内容が一致す
るまでの一連の動作をビットシフト形による同期引込動
作という。受信データのフレームデータと比較用フレー
ムパターン4が一致した場合、不一致パルス9が発生し
ないため、比較用フレームパターン4とフレームタイミ
ング信号17は、(L+K)ビット周期で発生され、か
つ一致パルス7が出力されて一致パルス7をN個計数し
、同期状態となる。以上から、判断される様に、回線状
況が良好な場合、N〉Mとすることにより、一致不一致
検出する確率を各々PN,P肌回線符号誤り率をPeと
すれば、PN=(Pe)NPw=(Pe)M でありP
N《PM《Peとなるから、回線符号誤り率Peと比較
して不一致検出信号12が発生することは少なく、一致
検出信号11が誤った時間位置に発生することは更に少
はくなるので誤って同期状態から同期くずれを起こすこ
とは少ないが、豚断等が頻繁に発生する良好でない回線
状況下では、PM《Peと成り得ない場合もある。
即ち、藤断等を含む良好でない回線状況下では、受信デ
ータ1とフレームパターン4が同期しているにもかかわ
らず受信データ1に瞬断等による符号誤りを含むため誤
同期くずれを生じ、同鞠引込動作に入るため、受信デー
タ1に対するフレームタイミング信号17の位相が変化
し同期回路があるがための符号誤りを見かけ上生じ、特
に可搬形無線搬送装置の同期回路として好ましくない。
このような瞬断能による符号誤りに起因する謀同期くず
れを避けるためには第2図に示す並列系競合同期回路が
ある。
この並列競合同期回路は第1図の競合同期回路2個を並
列に動作させ、ゲート15′,16′,21および主フ
レームパターン発生器20を付加して、誤同期くずれが
生じても、受信データ1とフレームタイミング信号17
の位相を一定に保とうとするものである。図中、符号1
〜17は第1図に示す1〜17と同じ(但し3は補助フ
レームパターン発生器と称する)であり、ブロック3〜
16で構成される上半分の回路を便宜上補助同期回路と
称する。
また4′〜16′は上記4〜16と同一ブロック信号で
あるが、一致カワンタ8,8′と不一致カウンタ10,
10′とは夫々その設定カウンタ値を異ならせてある。
即ち、一致カウンタ8′と不一致カウンタ10′の設定
値はそれぞれN′,M′(N′>M)とする。ゲート1
5′,16′は主フレーム同期信号14′が非同期状態
である時主フレームパターン発生器20の受信クロツク
2による歩進を停止させ、ゲート21は、フレームパタ
ーン同期信号14が非同期時20の歩進停止を禁止させ
る。ブロック5′〜16′,20,21で構成される図
の下半分の回路を便宜上主同期回路と称する。ここで補
助同期回路は同期状態から外れ易く、同期状態に入り難
く、主同期回路は逆の傾向をもたせるべく、通常、カゥ
ンタ8,8′,10,10′のカウント設定値はN亥N
′,M′>Mとしてある。次に第2図に示す並列競合同
期回路の動作を説明する。
同期時の補助同期回路と主同期回路の動作は第1図の競
合同期回路と同じである。受信データの符号誤りもしく
は脇断等により受信データ1のフレームデータと比較用
フレームパターン4の内容が一致しない場合、補助同期
回路は不一致検出信号12が出力されると、フレーム同
期信号14がLOWレベルからHIGHレベルに変化し
、フレームパターン発生器3の歩進が禁止され、ビット
シフト形による同期引込動作に入る。一方、主同期回路
は不一致パルス9′が出力され、不一致カウンタ10′
の計数が進み、その内容M′以下で一致カゥン夕8′の
内容がN′以上となった場合は、同期状態を維持する(
このとき、フレームタイミング信号17と受信データ1
の位相は一定である)。即ち、M′の値によりある程度
受信データの誤りに対する誤同期くずれを防止できる。
又、不一致カウンタ10′の内容が、一致カゥンタの内
容がN′以下でM′以上となった場合には、不一致検出
信号12′が出力され主フレーム同期信号14′がLO
WレベルからHIGHレベルに変化し、ゲート15′が
開放され「不一致パルス9′が存在する場合はゲート1
5′の出力にLOWレベル信号が出力されるが、フレー
ム同期信号14がHIGHレベルのためORゲート21
の出力はHIGHレベルを維持し、主フレームパターン
発生器の歩進は禁止されずフレームタイミング信号17
と受信データ1の位相は一定に保たれる。さて、符号譲
り、豚断等により補助同期回路が誤同期くずれを生じた
後に、同期復帰した時に主同期回路が非同期状態にあり
、受信データに符号誤りが含まれている場合、不一致パ
ルスが出力され、主フレームパターン発生回路20の歩
進を停止させ、補助同期回路が復帰したにもかかわらず
主同期回路が同期引込動作に入る場合があるが、前述し
たようにN多N′としてこの動作は防止される。以上の
如く、並列競合同期回路にては受信デー夕の符号誤り、
瞬断等による誤同期くずれを防ぎ、受信データ1とフレ
ームタイミング信号の位相を一定に保ち得る。
しかしマルチパス等の存在する回線にては、パス路が変
化して受信データの位相が変化することが多い。
この場合補助同期回路は同期引込動作に入るが、主同期
回路においては受信データーが位相変化しているため、
受信データ1のフレームデータとフレームパターン4′
が一致せず不一致パルス9′が出力され、不一致カウン
タ10′の計数が進みM個計数されたときに不一致検出
信号12′が出力され、主フレーム同期信号14′がL
OWレベルからHIGHレベルに変化する。この不一致
パルス9′によりLOWレベルの信号がゲート15′の
出力に現われるが、フレーム同期信号14がHIGHレ
ベルのためORゲート21の出力はHIGHレベルとな
り、主フレームパターン発生器20は受信クロック2に
より歩進し、フレームタイミング信号17の位相を一定
に保ち、主同期回路の同期引込動作を禁止する。即ち、
第2図に示す並列競合同期回路においては、補助同期回
路が同期復帰し、フレ−ム同期信号14がHIGHレベ
ルからLOWレベルに変化してから主同期回路はビット
シフト形の同期引込動作に入るため、受信データ1のフ
レ−ムデータと、比較用フレームパターン4′の位置内
容が一致し、受信データーとフレームタイミング信号1
7の位相が一致するまでの同期復帰時間は、競合同期回
路の約2倍要することになる。
言い換えれば、主同期回路の同期引込動作による同期復
帰時間が延長され、フレームタイミング信号17を用い
て、信号処理を行う過程で余分な符号誤りを生ずるとい
う問題が生じる。本発明は、補助フレーム同期回路の同
期中補助フレームタイミング信号にて主フレームタイミ
ング発生器を初期設定することにより主フレームタイミ
ング信号を位相設定して受信データと同期させ、必同期
中その位相設定を禁止して、その位相を保つことにより
、瞬断等による誤同期くずれをハードを増加することな
く予防し、しかもマルチパス等による同期くずれ時もそ
の同期復帰時間を最小にするフレーム同期回路を提供す
るものである。本発明によれば、複数フレームの受信デ
ータに含まれるフレームデータと、この受信データのフ
レームデータに対応し予め定めた周波数のクロックで歩
進される補助フレームパターンとを比較し、一致したと
き一致パルスを、一致しないとき不一致パルスを出力す
る手段と、予め定められたN個の一致パルスとM個の不
一致パルス(但しN>MN及びMは正の整数)が計数さ
れたとき各々一致検出信号と不一致検出信号を出力する
一致カウンタと不一致カウンタと、この一致検出信号と
不一致検出信号で前記不一致カゥンタと一致カゥンタの
計数内容を初期設定を行ない、前記一致カウンタと不一
致カウンタの出力で補助フレーム同期非同期を判定する
判定手段と、この判定結果が非同期であるとき前記不一
致パルスにより前記補助フレームパターンの歩進を前記
受信データに含まれるフレームデータと補助フレームパ
ターンのフレームデータが一致するまで停止させる手段
とで構成される補助フレーム同期回路と;この補助フレ
ーム同期回路が同期中は前記補助フレーム/ぐターンに
対応して出力される補助フレームタイミング信号により
主フレームタイミングの位相を設定し、非同期中その位
相設定を禁止する主フレーム同期回路を有することによ
り、マルチパス・豚断等を含む良好でない回線状況下で
も謀同期くずれを引き起こさず、主フレームタイミング
の位相を一定に保ち、主フレーム同期回路の同期引込動
作による符号誤りの拡大の生じないフレーム同期回路が
得られる。
次に本発明の実施例について図面を参照して説明する。
第3図に本発明の一実施例のブロック図を示す。本発明
は、第1図のフレームパターン発生器3と同様機能をも
つ補助フレームパターン発生器23、同じく一致検出器
5、不一致検出器6、一致パルス7をN個計数し、一致
検出信号11を出力し、一致検出信号11と不一致信号
12で初期設定される一致カウン夕8、不一致パルス9
をM個計数し、不一致検出信号12を出力し、一致検出
信号11と不一致検出信号12で初期設定される不一致
カウンター0、一致検出信号11及び不一致検出信号1
2で補助フレーム同期非同期を判定する同期判定器13
、同期判定結果である補助フレーム同期信号25が非同
期時受信データ1と補助フレームパターン24が一致す
るまで受信クロック2による補助フレームパターン発生
器23の歩進を停止させ、補助フレームパターン発生器
23を同糊引込動作に移行させるゲート15,16で構
成される補助フレーム同期回路を含み、更にこの補助フ
レーム同期回路が受信データ1に同期中は、補助フレー
ムパターン発生器23の出力である補助フレームタイミ
ング信号26で主フレームタイミング発生器27の出力
である主フレームタイミング信号29の位相設定を禁止
するゲート28で構成される主同期回路を含む構成であ
る。以下その動作を説明する。先ず、同期時の動作につ
いて第4図a〜cを参照して説明する。
第4図aは受信データ1(各フレームはフレーム番号#
1〜#1を付したフレームデータFと伝送データ1′か
ら成る)と補助フレームパターン24が完全に一致して
いる場合で、各フレームデータ毎に一致パルス7が出力
されるが、不一致パルス9は出力されない。両者が完全
には一致しない場合の動作は第4図bのタィムチャート
に示すように動作する。図中、#1〜#N,#i〜#(
M−1)は一致カゥンタ8、不一致カウソタ10の内容
を示す。同期時は、補助フレームパターン24と受信デ
ータ1のフレームデータの位置内容が一致し、一致パル
ス7が出力され、一致カウンタ8の計数が進み、不一致
カゥンタ10の内容がM個禾満で一致カウンタ8の内容
がN個となった時に一致検出信号1 1が出力さされて
同期判定器13は補助フレーム同期信号25をLOWレ
ベルに維持するとともに不一致カウンタ10の内容をそ
の内容を問わずに翼クリアする。補助フレーム同期信号
25がLOWレベルのためゲート15の出力は不一致パ
ルスの有無にかかわらずHIGHレベルとなり、ゲート
16は開放状態を維持し、補助フレームパターン発生器
23は受信クロック2により歩進し、その出力である補
助フレームパターン24と受信データ1のフレームデー
タの位置内容が一致する。また補助フレーム同期信号2
5がLOWレベルであるのでゲート28は開放状態とな
り、補助フレームパターン発生器23の出力である補助
フレームタイミング信号26で主フレームタイミング発
生器27の位相設定を行い、主フレームタイミング信号
29の位相を受信データ1のフレームデータの位置に合
わす。主フレームタイミング発生器27は受信クロック
2により歩進し、主フレームタイミング信号29は常に
受信データ1のフレームデータの位置に一致する。この
様子を第4図cに示す。また第4図dに補助フレームパ
ターン24、補助フレームタイミング信号26、主フレ
ームタイミング信号29の位相関係を示す。次に、非同
期時又は受信データ1に符号誤りが存在する場合には、
第5図aの如く受信データ1のフレームデータの非同期
部又は符号誤り部F′に対応して補助フレームパターン
24との不一致パルス9が出力される。
一致カゥンタ8の内容がN未満で不一致カウンタ9の内
容がM個となった場合、第5図bの如く、不一致検出信
号12が出力され一致カウンタ8の内容を零クリアする
とともに、同期判定器13の出力補助フレーム同期信号
25をLOWレベルからHIGHレベルに変化させる。
補助フレーム同期信号25がLOWレベルからHIGH
レベルに変化し、第5図cの如くゲート15は不一致パ
ルス9に基づきLOWレベル信号を発生し、ゲート16
により補助フレームパターン発生器23の受信クロツク
2による歩進を禁止させビットシフトの同期引込動作に
入る。補助フレームパターン駆動クロック2′は通常受
信クロック2と同一であるが補助フレーム同期信号25
がmGHレベルのため不一致パルス9により、第5図c
の拡大図の如く歯抜けとなる。又、補助フレーム同期信
号25がHIGHレベルのため、ゲート28にて補助フ
レームタイミング信号26による主フレームタイミング
発生器27の位相設定は禁止され、主フレームタイミン
グ信号29は受信データ1のフレームデータに同期した
まま出力され、その位相を一定に保つ。補助同期回路が
同期復帰した場合本来受信デー夕1にその位相変化がな
いため、補助フレームタイミング信号26で主フレーム
タイミング発生回路27を位相設定しても、主フレーム
タイミング信号29の位相が変化することはない。
又、受信データ1のパス路が変化し不→数パルス9が出
力され、補助フレーム同期回路が同期引込動作に入った
場合、前述の如く主フレームタイミング信号29はその
位相を一定に保ち、補助フレーム同期回路が同期復帰し
、補助フレーム同期信号25がHIGHからLOWレベ
ルに変化した後、ゲート28が開放状態となり、補助フ
レームタイミング信号26による主フレームタイミング
発生器27の位相設定禁止を解除するため、補助フレー
ム同期回路の同期復帰とほぼ同時に主フレームタイミン
グ発生器27が位相設定され、受信デー夕1のフレーム
データと主フレームタイミング信号29の位相が一致す
る。
第6図に受信データのパス路が変化した場合の補助フレ
ーム同期信号25と主フレームタイミング信号29を用
いての受信データ1の信号処理過程での符号誤りである
22′を示す。処理符号誤りの存在する時間T,は同期
復帰時間と同等であり、かつ競合同期回路の同期復帰時
間と同等である。以上詳細に説明したように本発明は、
受信データと補助フレームパターンを比較し一致パルス
をN個、不一致パルスをM個各々計数することにより互
いの計数内容を初期設定する競合カウンタを構成し、そ
の計数出力にて補助フレームが非同期を示す時は、補助
フレームパターンが受信データと一致するまで補助フレ
ームパターンの歩進を停止させて補助フレームパターン
を引込動作に移行させるとともに補助フレーム同期中に
補助フレームタイミング信号で主フレームタイミング発
生器の位相設定を禁止することにより、並列競合同期回
路の如くハードを増加することなく、主フレームタイミ
ングの位相を同期くずれ以前の位相に保つことができ、
又、競合同期回路の如くフレームタイミング信号が同期
くずれ時位相変化することによる同期回路での符号誤り
の拡大が回線等の影響で誤って同期くずれした時に生じ
ることがなく、しかも同期復帰時間短か〈できる効果が
ある。
更に本発明を実施するに当たり実施に使用する受信クロ
ツクの安定度を適当な値にすることにより、フレーム同
期回路の耐え得る受信データの豚断長を長くできる。
例えば受信クロックの安定度を1×10‐6とすると、
受信データの伝送速度を1びボーとすれば約5秒の藤断
に耐え得る。現実には瞬断長はlms〜10肌s位を対
象とするので実用上十分回線悪化による同期くずれのな
いフレーム同期回路が構成できる。又、搬送装置間で会
話形式で制御信号をやり取りし、信号処理等の処理を行
っている場合、少なくとも補助フレーム同期回路が非同
期の場合、搬送装置間の会話を禁止し、回線状況による
搬送装置の誤動作を防ぎ各端末には引き続いて信号処理
結果を出力である。
【図面の簡単な説明】
第1図aとbは従来の競合同期回路図とそのタイミング
チャート、第2図は従来の並列形競合同期回路を示す図
、第3図は本発明による同期回路図、第4図〜第6図は
本発明による同期回路の動作説明をするためのタイムチ
ャートである。 3・・・フレームパターン発生器、5,5′.・.一致
検出器、6,6′・・・不一致検出器、8,8′・・・
一致カウンタ、10,10′…不一致カウン夕、13,
13′・・・同期判定器、15,15′,16,16′
,21・・・ゲート、20・・・主フレームパターン発
生器、23・・・補助フレームパターン発生器。 礎′図aら1図第3図 第2函 第4函 界4函 券4区 多4函 多J鷺 発,J解 発J函 多6函

Claims (1)

    【特許請求の範囲】
  1. 1 受信データのフレームデータに対応し、予め定めた
    周波数のクロツクで歩進される補助フレームパターンを
    発生する補助フレームパターン発生回路23と、複数フ
    レームの受信データに含まれるフレームデータと前記補
    助フレームパターンとを比較し、一致したとき一致パル
    スを、一致しないとき不一致パルスを出力する手段5、
    6と、予め定められたN個の一致パルスとM個の不一致
    パルス(N>MN及びMは正の整数)が計算されたとき
    各々一致検出信号と不一致検出信号を出力する一致カウ
    ンタ8と不一致カウンタ10と、前記一致カウンタと不
    一致カウンタの出力で補助フレーム同期非同期を判定す
    る判定手段13と、この判定結果が非同期であるとき前
    記受信データに含まれるフレームデータと前記フレーム
    パターンのフレームデータが一致するまで前記不一致パ
    ルスにより前記補助フレームパターンの歩進を停止させ
    る手段15、16とで構成され、前記一致検出信号と不
    一致検出信号で前記不一致カウンタと一致カウンタの計
    数内容がそれぞれ初期設定される補助フレーム同期回路
    と:この補助フレーム同期回路が受信データに同期中は
    前記補助フレームパターンに対応して出力される補助フ
    レームタイミング信号により前記受信データのフレーム
    データの位置を示す主フレームタイミング信号の位相を
    設定し、非同期中はその位相設定を禁止する主フレーム
    同期回路27,28を有することを特徴とするフレーム
    同期回路。
JP55124294A 1980-09-08 1980-09-08 フレ−ム同期回路 Expired JPS6028172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55124294A JPS6028172B2 (ja) 1980-09-08 1980-09-08 フレ−ム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55124294A JPS6028172B2 (ja) 1980-09-08 1980-09-08 フレ−ム同期回路

Publications (2)

Publication Number Publication Date
JPS5748842A JPS5748842A (en) 1982-03-20
JPS6028172B2 true JPS6028172B2 (ja) 1985-07-03

Family

ID=14881764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55124294A Expired JPS6028172B2 (ja) 1980-09-08 1980-09-08 フレ−ム同期回路

Country Status (1)

Country Link
JP (1) JPS6028172B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6166434A (ja) * 1984-09-10 1986-04-05 Matsushita Tsushin Kogyo Kk 分周回路
JPS63133731A (ja) * 1986-11-26 1988-06-06 Nec Corp フレ−ム同期回路

Also Published As

Publication number Publication date
JPS5748842A (en) 1982-03-20

Similar Documents

Publication Publication Date Title
US4891808A (en) Self-synchronizing multiplexer
US4339817A (en) Clock recovery circuit for burst communications systems
JPH03244235A (ja) フレーム同期回路
US4390985A (en) Device for the synchronization of digital data transmitted in packets
JPH0771060B2 (ja) フレーム同期保護回路
JPS6028172B2 (ja) フレ−ム同期回路
JPH06318961A (ja) 復調装置
US3467779A (en) Oscillator synchronisation in digital communications systems
US4394758A (en) Synchronizing unit for receiving section of PCM station
EP0564385B1 (fr) Procédé de correction de glissements non contrÔlés de séquences de données portées par des liaisons numériques et dispositif pour la mise en oeuvre de ce procédé
JP2677331B2 (ja) フレーム同期保護回路
IE42267B1 (en) A device for synchoronizing a binary data train with anothher such train
JPS5937752A (ja) フレ−ム同期方式
JPH0134489B2 (ja)
JPS585543B2 (ja) フレ−ム同期装置
GB2294850A (en) Digital transmission system clock extraction circuit
US6307904B1 (en) Clock recovery circuit
JPS602820B2 (ja) 符号受信方式
KR940011488B1 (ko) 동기 신호 인출용 장치
JP2671012B2 (ja) タイミング抽出回路
JPH1065660A (ja) フレーム同期回路
CN205545297U (zh) 全同步独立2.048Mb/s信号正码速调整装置
JPH01291538A (ja) フレーム同期装置
JPH02151154A (ja) 中継装置の保守回線保護回路
JPS63309041A (ja) フレ−ム同期保護方式