JPS6026389A - 分割マトリクス方式表示素子 - Google Patents
分割マトリクス方式表示素子Info
- Publication number
- JPS6026389A JPS6026389A JP13411783A JP13411783A JPS6026389A JP S6026389 A JPS6026389 A JP S6026389A JP 13411783 A JP13411783 A JP 13411783A JP 13411783 A JP13411783 A JP 13411783A JP S6026389 A JPS6026389 A JP S6026389A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electrode
- electrodes
- display element
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、分割マトリクス方式表示素子に関する。
オフィスオートメーションの進展に伴い、マンマシンイ
ンターフェースとしての表示デバイスの画素数の大容量
化が活発に進められている。従来、表示素子の表示画素
数を高める１つの方式として、分割マトリクス方式が知
られている。この方式を液晶表示素子を例にとって示す
。この方式は第１図（Ｃ）に示す液晶表示素子のように
、同図の）の信号電極基板３上に多数の信号電極４を行
−列に配置して、同図（ａＪの走置電極基板１に設けた
走査電極２に走査パルス電圧が印加されている部分に対
応する信号′ｌＪｃ極４にのみ信号を送るものである。
ンターフェースとしての表示デバイスの画素数の大容量
化が活発に進められている。従来、表示素子の表示画素
数を高める１つの方式として、分割マトリクス方式が知
られている。この方式を液晶表示素子を例にとって示す
。この方式は第１図（Ｃ）に示す液晶表示素子のように
、同図の）の信号電極基板３上に多数の信号電極４を行
−列に配置して、同図（ａＪの走置電極基板１に設けた
走査電極２に走査パルス電圧が印加されている部分に対
応する信号′ｌＪｃ極４にのみ信号を送るものである。
同図（Ｃ）において７は接着剤、８は液晶でおる。この
ようにすると、信号電極］どうしは独立して動作できる
ので、クロストークを少なくでき、そのため表示画素数
を多くすることができる。例えば液晶表示素子の場合、
走査線数が３２本程度以下でらればクロストーク等によ
シ著しく画質が低下してしまうということはない。した
がって信号電極を２分割すれば６４本、４分割すれば１
２８２８本程では、スタティック表示とほとんど画質が
変らないまま画素数の多い液晶表示素子が得られる。
ようにすると、信号電極］どうしは独立して動作できる
ので、クロストークを少なくでき、そのため表示画素数
を多くすることができる。例えば液晶表示素子の場合、
走査線数が３２本程度以下でらればクロストーク等によ
シ著しく画質が低下してしまうということはない。した
がって信号電極を２分割すれば６４本、４分割すれば１
２８２８本程では、スタティック表示とほとんど画質が
変らないまま画素数の多い液晶表示素子が得られる。
しかしながら信号電極の分割数が多くなると、引き出し
′＃ｆＬ＆５が多くなってしまい、高精細な画質を得る
には端子電極６間のピッチを広げて配線を行なわねばな
らない。例えば画素ピッチが０．５鵡で４分割マトリク
ス方式とした場合、信号電極基板３の両側に端子゛電極
６を出したとしても、端子電極間ピッチを０．５論とせ
ねば外部回路との接合が困難であるため、面積にして表
示画面の少なくとも２倍以上の信号電極基板３を用いる
必要がめる。さらに８分割マトリクス方式の場合には表
示画面の少なくとも４倍以上の面積の基板を用いなけれ
ばならないという重大な欠点があった。
′＃ｆＬ＆５が多くなってしまい、高精細な画質を得る
には端子電極６間のピッチを広げて配線を行なわねばな
らない。例えば画素ピッチが０．５鵡で４分割マトリク
ス方式とした場合、信号電極基板３の両側に端子゛電極
６を出したとしても、端子電極間ピッチを０．５論とせ
ねば外部回路との接合が困難であるため、面積にして表
示画面の少なくとも２倍以上の信号電極基板３を用いる
必要がめる。さらに８分割マトリクス方式の場合には表
示画面の少なくとも４倍以上の面積の基板を用いなけれ
ばならないという重大な欠点があった。
この欠点をなくすため分割マトリクス基板を２枚以上重
ねた多層マトリクス表示方式（特公昭５８第７９９５号
明細書）が知られている。しかしながらこの表示方式は
、液晶層が多層であるために干渉色が強いので画質が悪
く、かつ視差によって画質が不鮮明になるという別の重
大な欠点が生じてしまう。表示素子の表示画素数を高め
るには、非線形素子を用いることも知られている。Ｗ、
２図（ａ）、Φ）、 （Ｃ−）に示すようにスイッチン
グ素子基板１１上に形成した薄膜トランジスタ１５を用
いればゲート走査電極１２とソース信号電極１３によっ
て表示電極１４を各々独立にスイッチングできる。
ねた多層マトリクス表示方式（特公昭５８第７９９５号
明細書）が知られている。しかしながらこの表示方式は
、液晶層が多層であるために干渉色が強いので画質が悪
く、かつ視差によって画質が不鮮明になるという別の重
大な欠点が生じてしまう。表示素子の表示画素数を高め
るには、非線形素子を用いることも知られている。Ｗ、
２図（ａ）、Φ）、 （Ｃ−）に示すようにスイッチン
グ素子基板１１上に形成した薄膜トランジスタ１５を用
いればゲート走査電極１２とソース信号電極１３によっ
て表示電極１４を各々独立にスイッチングできる。
したがって共通電極用基板９上に形成した共通電極１０
と表示電極１４にはさまれた液晶８は独立にオンオフで
き、表示画品質はスタティック表示とほぼ同じで表示画
素数を多くできる。しかしながら非線形素子を大面積に
わた）、為密度で欠陥なしに形成するのは、非常に困難
であるという重大な欠点がめった。
と表示電極１４にはさまれた液晶８は独立にオンオフで
き、表示画品質はスタティック表示とほぼ同じで表示画
素数を多くできる。しかしながら非線形素子を大面積に
わた）、為密度で欠陥なしに形成するのは、非常に困難
であるという重大な欠点がめった。
本発明の目的は前記欠点を除去し、画質が良く大面積で
高精細な分割マトリクス方式表示素子を提供することに
ある。
高精細な分割マトリクス方式表示素子を提供することに
ある。
本発明の分割マトリクス方式表示素子は、複数行・列に
配置した信号電極、および、この信号電極をゲートスイ
ッチング電極によって選択して表示画面外にある端子電
極に結合する選択手段を持つ信号電極基板と、この信号
電極基板にほぼ平行に複数列に配置した走査電極を持つ
走査電極基板と、前記信号′ｆ４を極と走査電極との間
にゐ装置した電気光学表示要素とを有し走受パルス電圧
が印加されている前記走査′電極部分に対応する前記信
号電極に０４信号パルス電圧を印加１−るようにしたも
のでるる。
配置した信号電極、および、この信号電極をゲートスイ
ッチング電極によって選択して表示画面外にある端子電
極に結合する選択手段を持つ信号電極基板と、この信号
電極基板にほぼ平行に複数列に配置した走査電極を持つ
走査電極基板と、前記信号′ｆ４を極と走査電極との間
にゐ装置した電気光学表示要素とを有し走受パルス電圧
が印加されている前記走査′電極部分に対応する前記信
号電極に０４信号パルス電圧を印加１−るようにしたも
のでるる。
第３図（ａ）、 （ｂ）および第４図に示す本発明の第
一の実施例においては、同図（ｂ）のガラス基板３３上
にゲートスイッチング電極０１〜Ｇ８をアルミニウムで
形成し、ゲート絶縁膜として窒化シリコン膜を、牛導体
層としてアモルファスシリコン膜をプラズマグロー放電
分解法により連続して形成して、薄膜トランジスタを形
成する。第４図はこの第３図中）のＡ部分を拡大して示
し、ＴＦ１１’ｌ−１、は薄膜トランジスタである。引
き出し電極Ｔ１〜Ｔ２５６および端子電極８１〜５２５
６をアルミニウムで、また信号電極Ｄ１−１〜ＤＩ−２
５６゜Ｄ２−１〜Ｄ２−２５６・−・・・・・・・Ｄ８
−１〜Ｄ８−２５６を透明導電膜で形成し、分割マトリ
クス方式の信号電極基板を形成する。一方、同図（ａ）
に示すガラス基板３１上に走査電極Ｘ１〜Ｘ８を透明導
電膜で形成し、分割マトリクス方式の走査電極基板を形
成する。走査電極Ｘ１−１〜Ｘ１−３２が信号電極Ｄ１
−１〜Ｄｌ−２５６に対向するように所定方法によシ基
板間隔を１０上１μｍとして信号電極基板と走査電極基
板をシールドし液晶を封入して液晶表示素子を形成する
。画素数を２５６Ｘ２５６個、画素ピッチを０．５篇×
０．５閣とし、スイッチング用薄膜トランジスタを８×
２５６個形成し８分割マトリクス方式とする。このよう
にして形成した液晶表示素子では、２５６分の１デユー
テイ比で駆動させても、３２分の１デユーテイ比で駆動
させた時と同様に良好な表示が得られ、クロストークの
発生はほとんどない。
一の実施例においては、同図（ｂ）のガラス基板３３上
にゲートスイッチング電極０１〜Ｇ８をアルミニウムで
形成し、ゲート絶縁膜として窒化シリコン膜を、牛導体
層としてアモルファスシリコン膜をプラズマグロー放電
分解法により連続して形成して、薄膜トランジスタを形
成する。第４図はこの第３図中）のＡ部分を拡大して示
し、ＴＦ１１’ｌ−１、は薄膜トランジスタである。引
き出し電極Ｔ１〜Ｔ２５６および端子電極８１〜５２５
６をアルミニウムで、また信号電極Ｄ１−１〜ＤＩ−２
５６゜Ｄ２−１〜Ｄ２−２５６・−・・・・・・・Ｄ８
−１〜Ｄ８−２５６を透明導電膜で形成し、分割マトリ
クス方式の信号電極基板を形成する。一方、同図（ａ）
に示すガラス基板３１上に走査電極Ｘ１〜Ｘ８を透明導
電膜で形成し、分割マトリクス方式の走査電極基板を形
成する。走査電極Ｘ１−１〜Ｘ１−３２が信号電極Ｄ１
−１〜Ｄｌ−２５６に対向するように所定方法によシ基
板間隔を１０上１μｍとして信号電極基板と走査電極基
板をシールドし液晶を封入して液晶表示素子を形成する
。画素数を２５６Ｘ２５６個、画素ピッチを０．５篇×
０．５閣とし、スイッチング用薄膜トランジスタを８×
２５６個形成し８分割マトリクス方式とする。このよう
にして形成した液晶表示素子では、２５６分の１デユー
テイ比で駆動させても、３２分の１デユーテイ比で駆動
させた時と同様に良好な表示が得られ、クロストークの
発生はほとんどない。
これは信号電極を８分割し、その信号電極を薄膜トラン
ジスタでスイッチングしているためでろる。
ジスタでスイッチングしているためでろる。
薄膜トランジスタを２５６Ｘ２５６個用いて画素の１つ
１つをスイッチングする方式の液晶表示素子の場合（第
２図）だと、歩留り５０チ程度、配線ｖｔ極の修理を行
なっても歩留シフ０チ程度であるのに反し、本実施例で
は歩留ｆｉ９５％以上で配線旺極の修理を行なえばほぼ
１００チに近い歩留りでろる。これは、個々の画素にス
イッチング素子をつけると画素ピッチが０．５ ｓｎＸ
０．５ ｍｍと小さいためスイッチング素子を極端に
小さくせねばならないのに反し、８分割された信号電極
にスイッチング素子をつける場合には、０．５ｗｎＸ１
６ｍの信号電極ピッチにスイッチング素子を設けるので
スイッチング素子が比較的大きなものでよいためと、素
子数が８×２５６個と少ないためである。
１つをスイッチングする方式の液晶表示素子の場合（第
２図）だと、歩留り５０チ程度、配線ｖｔ極の修理を行
なっても歩留シフ０チ程度であるのに反し、本実施例で
は歩留ｆｉ９５％以上で配線旺極の修理を行なえばほぼ
１００チに近い歩留りでろる。これは、個々の画素にス
イッチング素子をつけると画素ピッチが０．５ ｓｎＸ
０．５ ｍｍと小さいためスイッチング素子を極端に
小さくせねばならないのに反し、８分割された信号電極
にスイッチング素子をつける場合には、０．５ｗｎＸ１
６ｍの信号電極ピッチにスイッチング素子を設けるので
スイッチング素子が比較的大きなものでよいためと、素
子数が８×２５６個と少ないためである。
本発明の第二の実施例においては、第５図に示すように
ガラス基板４３上に信号電極Ｄ１−１〜Ｄ８−２５６を
透明導電膜で、端子電極８１〜８２５６と引き出し電極
１’ １−１〜’Ｉ’２５６−８とをアルミニウムでそ
れぞれ形成する。一方、ＣＺ法単結晶シリコンを結晶成
長方向にたて長に切シ、その上に所定プロセスで４×２
５６個のＭＯＳトランジスタを形成したシリコン基板２
枚をガラス基板４３の両面にはシ合わせる。ある込はこ
の場合、市販のＭＯＳトランジスタＩＣを多数ガラス基
板４３上にＦｉｐ合せてもよい。例えば３２ピツ）ＩＣ
の場合はこれを３２個ガラス基板上にはりあわせる。こ
のようなＭＯＳトランジスタと端子＊極Ｔ１−１〜Ｔ２
５６＝４とをボンディングして電気的接続を行ない第５
図の分割マｔｌクス方式の信号電極基板を形成する。第
６図は第５図（ｂ）のＢ部の拡大図でめシ、ＴＲｌ−１
〜ＴＲ４−１はＭＯ８Ｉ−ランジスタを示す。ＭＯＳト
ランジスタは基板の両側に形成し、第一の実施例とＩｍ
Ｊ様に１８゛号電極を８分割する。この分割マトリクス
基板を用いて第一の実施例と同様な表示素子を形成する
。
ガラス基板４３上に信号電極Ｄ１−１〜Ｄ８−２５６を
透明導電膜で、端子電極８１〜８２５６と引き出し電極
１’ １−１〜’Ｉ’２５６−８とをアルミニウムでそ
れぞれ形成する。一方、ＣＺ法単結晶シリコンを結晶成
長方向にたて長に切シ、その上に所定プロセスで４×２
５６個のＭＯＳトランジスタを形成したシリコン基板２
枚をガラス基板４３の両面にはシ合わせる。ある込はこ
の場合、市販のＭＯＳトランジスタＩＣを多数ガラス基
板４３上にＦｉｐ合せてもよい。例えば３２ピツ）ＩＣ
の場合はこれを３２個ガラス基板上にはりあわせる。こ
のようなＭＯＳトランジスタと端子＊極Ｔ１−１〜Ｔ２
５６＝４とをボンディングして電気的接続を行ない第５
図の分割マｔｌクス方式の信号電極基板を形成する。第
６図は第５図（ｂ）のＢ部の拡大図でめシ、ＴＲｌ−１
〜ＴＲ４−１はＭＯ８Ｉ−ランジスタを示す。ＭＯＳト
ランジスタは基板の両側に形成し、第一の実施例とＩｍ
Ｊ様に１８゛号電極を８分割する。この分割マトリクス
基板を用いて第一の実施例と同様な表示素子を形成する
。
表示素子は２５６分の１デユーテイ比で駆動させてもク
ロストークはほとんどなく表示素子の歩留シも１００チ
に近い。これは、第一の実施例と同様の理由による。
ロストークはほとんどなく表示素子の歩留シも１００チ
に近い。これは、第一の実施例と同様の理由による。
なお第一の実施例では薄膜トランジスタ用手導体として
アモルファスシリコンを用いたが、ボリンリコン、テル
ル、セレン、セレン化カドばラム等も使用できる。また
両実施例ともに液晶を用いたが、エレクトロルミネッセ
ンスパネル等にも応用できる。
アモルファスシリコンを用いたが、ボリンリコン、テル
ル、セレン、セレン化カドばラム等も使用できる。また
両実施例ともに液晶を用いたが、エレクトロルミネッセ
ンスパネル等にも応用できる。
本発明によれば、画質が良く、大面積で、高精細な分割
マトリクス方式表示歯子を実現できる。
マトリクス方式表示歯子を実現できる。
第１図（Ｃ）は従来の液晶表示素子を示す断面図、同図
（ａ）は同図（Ｃ）中の走置電極基板を示す平面図、同
図（ｂ）は同図（Ｃ）中の信号電極基板を示す平面図、
第第２図（Ｃ）は他の従来の液晶表示素子を示す断面図
、同図（ａ）は同図（Ｃ）中の共通電極用基板を示す平
面図、同図（ｂ）は同図（Ｃ）中のスイッチング素子基
板を示す平面図、第３図は本発明の第一の実施例を示し
同図（ａ）はその走査電極基板を示す平面図、同図（ｂ
）Ｆｉその信号電極基板を示す平面図、第４図は第３図
（ｂ）のＡ部を拡大して示す平面図、第５図は本発明の
第二の実施例における信号電極基板を示す平面図、第６
図は第５図のＢ部を拡大して示す平面図である。 １・・・・・・走査電極基板、２・・−・・・走査電極
、３・・・・・・１ｄ号電極基板、４・・・・・・信号
電極、５・・・・・・引き出し電極、６・・・・一端子
電極、７・・・・・・接着剤、８・・・・・・液晶、９
・・・・・−共通′ａ惚用基板、１０・・・・・・共通
電極、１１・・・・・・スイッチング素子基板、１２・
・・・・・ゲート走査電極、１３・・・−・・ソース信
号電極、１４・・・・・・表示電極、工Ｓ・・・・・・
薄膜トランジスタ、Ｘｌ−Ｘ８・・・・・・走査電極、
Ｄ１〜Ｄ８・・・・・・信号電極、０１〜Ｇ８・・・・
・・ゲートスイッチング電極、Ｓ１〜５２５６−・・・
・・端子電極、Ｔ１〜Ｔ２５６−・・・・・引き出し電
極、ＴＦ’ｌ’ｌ−１・・・・・・薄膜トランジスタ、
ＴＲｌ−１〜ＴＲ４−１・・・・・・ＭＯＳ）ランジス
タ。 ２１図 ４ 、：？ θ ２２ 図 ５ （Ｃ） ｚ３ 口 Ｚ ６ 図 １ と ６１３− ７ 録 ３ ４
（ａ）は同図（Ｃ）中の走置電極基板を示す平面図、同
図（ｂ）は同図（Ｃ）中の信号電極基板を示す平面図、
第第２図（Ｃ）は他の従来の液晶表示素子を示す断面図
、同図（ａ）は同図（Ｃ）中の共通電極用基板を示す平
面図、同図（ｂ）は同図（Ｃ）中のスイッチング素子基
板を示す平面図、第３図は本発明の第一の実施例を示し
同図（ａ）はその走査電極基板を示す平面図、同図（ｂ
）Ｆｉその信号電極基板を示す平面図、第４図は第３図
（ｂ）のＡ部を拡大して示す平面図、第５図は本発明の
第二の実施例における信号電極基板を示す平面図、第６
図は第５図のＢ部を拡大して示す平面図である。 １・・・・・・走査電極基板、２・・−・・・走査電極
、３・・・・・・１ｄ号電極基板、４・・・・・・信号
電極、５・・・・・・引き出し電極、６・・・・一端子
電極、７・・・・・・接着剤、８・・・・・・液晶、９
・・・・・−共通′ａ惚用基板、１０・・・・・・共通
電極、１１・・・・・・スイッチング素子基板、１２・
・・・・・ゲート走査電極、１３・・・−・・ソース信
号電極、１４・・・・・・表示電極、工Ｓ・・・・・・
薄膜トランジスタ、Ｘｌ−Ｘ８・・・・・・走査電極、
Ｄ１〜Ｄ８・・・・・・信号電極、０１〜Ｇ８・・・・
・・ゲートスイッチング電極、Ｓ１〜５２５６−・・・
・・端子電極、Ｔ１〜Ｔ２５６−・・・・・引き出し電
極、ＴＦ’ｌ’ｌ−１・・・・・・薄膜トランジスタ、
ＴＲｌ−１〜ＴＲ４−１・・・・・・ＭＯＳ）ランジス
タ。 ２１図 ４ 、：？ θ ２２ 図 ５ （Ｃ） ｚ３ 口 Ｚ ６ 図 １ と ６１３− ７ 録 ３ ４
Claims (4)
- （１）複数行・列に配置した信号電極、および、この信
号電極をゲートスイッチング電極によって選択して表示
画面外にある端子電極に結合する選択手段を持つ信号電
極基板と、この信号電極基板にほぼ゛平行に複数列に配
置した走査電極を持つ走査電極基板と、前記信号電極と
走査電極との間に配置した電気光学表示要素とを有し、
走査パルス電圧が印加されている前記走査電極部分に対
応する前記信号電極にのみ信号パルス電圧を印加するよ
うにした分割マトリクス方式表示累子。 - （２）前記選択手段が、前記端子電極の各々に接続され
た引き出し電極と、この引き出し電極と前記信号！極と
の間に配置された薄膜トランジスタとを有する特許請求
の範囲第（１）項記載の分割マトリクス方式表示素子。 - （３）前記選択手段が、前記信号電極の各々に接続され
た引き出し電極と、この引き出し電極を選択して前記端
子電極に結合するトランジスタとを有する特許請求の範
囲第（１）項記載の分割マトリクス方式表示累子。 - （４）前記トランジスタが単結晶シリコン基板上に形成
されている特許請求の範囲第（３）項記載の分割マトリ
クス方式表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13411783A JPS6026389A (ja) | 1983-07-22 | 1983-07-22 | 分割マトリクス方式表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13411783A JPS6026389A (ja) | 1983-07-22 | 1983-07-22 | 分割マトリクス方式表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6026389A true JPS6026389A (ja) | 1985-02-09 |
Family
ID=15120856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13411783A Pending JPS6026389A (ja) | 1983-07-22 | 1983-07-22 | 分割マトリクス方式表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6026389A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432586U (ja) * | 1987-08-20 | 1989-03-01 | ||
| US4853321A (en) * | 1986-05-19 | 1989-08-01 | Fuji Photo Film, Co., Ltd. | Method of forming a color image and silver halide color photographic material using developer with substantially no benzyl alcohol and low bromide concentration |
-
1983
- 1983-07-22 JP JP13411783A patent/JPS6026389A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853321A (en) * | 1986-05-19 | 1989-08-01 | Fuji Photo Film, Co., Ltd. | Method of forming a color image and silver halide color photographic material using developer with substantially no benzyl alcohol and low bromide concentration |
| JPS6432586U (ja) * | 1987-08-20 | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Brody et al. | A 6× 6-in 20-lpi electroluminescent display panel | |
| US20230041772A1 (en) | Light-emitting diode display panel and light-emitting diode display device | |
| JPS60216377A (ja) | 液晶表示器 | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| US6246460B1 (en) | Active matrix liquid crystal display devices | |
| JPH0514915B2 (ja) | ||
| JPH07311392A (ja) | 液晶表示装置 | |
| JPS6097322A (ja) | 液晶マトリクスパネル | |
| JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH03245126A (ja) | 薄膜トランジスタパネル | |
| JPS61267782A (ja) | 表示素子 | |
| JPS6026389A (ja) | 分割マトリクス方式表示素子 | |
| EP0554061A1 (en) | Liquid crystal display | |
| US6670936B1 (en) | Liquid crystal display | |
| KR100474056B1 (ko) | 회로기판 및 평면표시장치 | |
| JPS61228491A (ja) | 表示装置 | |
| JPS6191688A (ja) | 液晶表示パネル | |
| KR19990054284A (ko) | 액정 표시 소자 | |
| JP3311835B2 (ja) | 表示装置用駆動回路およびそれを用いた液晶表示装置 | |
| JPS59214075A (ja) | アクテイブパネル用集積回路基板 | |
| JP3166367B2 (ja) | 液晶表示回路 | |
| JPS6113228A (ja) | 液晶画像表示装置 | |
| JPS61145597A (ja) | アクティブマトリクス表示装置 | |
| JPH0521234B2 (ja) | ||
| KR100431627B1 (ko) | 액정표시장치및그구동방법 |