JPS60263511A - チヤタリング防止回路 - Google Patents
チヤタリング防止回路Info
- Publication number
- JPS60263511A JPS60263511A JP59118947A JP11894784A JPS60263511A JP S60263511 A JPS60263511 A JP S60263511A JP 59118947 A JP59118947 A JP 59118947A JP 11894784 A JP11894784 A JP 11894784A JP S60263511 A JPS60263511 A JP S60263511A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- chattering
- input signal
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は、チャタリング防止回路に関し、特にロジッ
ク回路におけるチャタリング防止回路に関するものであ
る。
ク回路におけるチャタリング防止回路に関するものであ
る。
一般にチャタリングはスイッチをオンあるいはオフした
時に生ずるもので、該オンあるいはオフに伴ってスイッ
チの出力波形がごく短時間のうちにオン、オフを繰り返
す現象である。従ってこのようなスイッチ入力を、何ら
防止対策を施さずに直接ロジック回路に入力すると、該
ロジック回路はスイッチの出力波形の立上り、立下りを
信号とみなして誤動作してしまうことになる。
時に生ずるもので、該オンあるいはオフに伴ってスイッ
チの出力波形がごく短時間のうちにオン、オフを繰り返
す現象である。従ってこのようなスイッチ入力を、何ら
防止対策を施さずに直接ロジック回路に入力すると、該
ロジック回路はスイッチの出力波形の立上り、立下りを
信号とみなして誤動作してしまうことになる。
従来、この種のチャタリング防止回路として第１図に示
すものがあった０図において、２はチャタリング防止回
路の入力で、３は出力、１２は抵抗、１３はコンデンサ
、１４はバッファアンプである。
すものがあった０図において、２はチャタリング防止回
路の入力で、３は出力、１２は抵抗、１３はコンデンサ
、１４はバッファアンプである。
第２図はチャタリングを含んだ入力信号波形を示し、図
において、１５はスイッチオン時に発生するチャタリン
グ、１６はスイッチオフ時に発生するチャタリングであ
る。なお第３図は第１図の出力３波形を示す。
において、１５はスイッチオン時に発生するチャタリン
グ、１６はスイッチオフ時に発生するチャタリングであ
る。なお第３図は第１図の出力３波形を示す。
次に動作について説明する。入力２に入力されたチャタ
リングを含む第２図に示す様な波形は、抵抗１２とコン
デンサ１３とによって積分されて両者の時定数によって
徐々に立ち上がり、その後バッフ１アンプ１４により増
幅されることにより、出力３としては第３図に示す様な
波形が得られる。
リングを含む第２図に示す様な波形は、抵抗１２とコン
デンサ１３とによって積分されて両者の時定数によって
徐々に立ち上がり、その後バッフ１アンプ１４により増
幅されることにより、出力３としては第３図に示す様な
波形が得られる。
これにより第２図のチャタリング１５．１６は抵抗１２
とコンデンサ１３によって吸収され、緩和されることと
なる。
とコンデンサ１３によって吸収され、緩和されることと
なる。
従来のチャタリング防止回路は以上のように構成されて
おり、入力されたパルス信号は抵抗１２とコンデンサ１
３の時定数で立ち上がるために立ち上がりが遅く、また
、この回路を半導体集積回路で実現する場合、抵抗１２
とコンデンサ１３が半導体集積回路中の大きな面積を占
めたり、外付けをする必要があるなどの欠点があった。
おり、入力されたパルス信号は抵抗１２とコンデンサ１
３の時定数で立ち上がるために立ち上がりが遅く、また
、この回路を半導体集積回路で実現する場合、抵抗１２
とコンデンサ１３が半導体集積回路中の大きな面積を占
めたり、外付けをする必要があるなどの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、チャタリングを含む入力信号の
最初のパルスの立ち上がりによって後続回路を動作させ
るための単一パルスを発生するよう回路を構成すること
により、応答が速く、しかも半導体集積回路として構成
した場合においては外付部品を必要としないチャタリン
グ防止回路を提供することを目的としている。
ためになされたもので、チャタリングを含む入力信号の
最初のパルスの立ち上がりによって後続回路を動作させ
るための単一パルスを発生するよう回路を構成すること
により、応答が速く、しかも半導体集積回路として構成
した場合においては外付部品を必要としないチャタリン
グ防止回路を提供することを目的としている。
以下この発明の一実施例を図について説明する。
第４図は本発明の一実施例を示し、図において、５はチ
ャタリング防止回路の入力で、１１は出力、１７はダイ
オード１７ａ〜１７Ｃからなる遅延回路、１Ｂ、１９．
２０はＡＮＤ回路、乏１はＲＳフリップフロップ回路、
２２はカウンタ回路である。なお３０は入力信号５の立
上り、立下りでそれぞれ立上る第１．第２のエツジパル
ス７．８を出力するエツジパルス発生回路、４０は上記
第２のエツジパルスの立上りで立上り一定時間後に立下
るワンショットパルス９を発生するワンシッットパルス
発生回路である。またＡＮＤ回路（単一パルス発生回路
）２０は上記ワンショットパルス９と第１のエツジパル
ス７とを合成し入力５の最初のパルスの立上りで立上る
単一パルス１１を発生するものとなっている。
ャタリング防止回路の入力で、１１は出力、１７はダイ
オード１７ａ〜１７Ｃからなる遅延回路、１Ｂ、１９．
２０はＡＮＤ回路、乏１はＲＳフリップフロップ回路、
２２はカウンタ回路である。なお３０は入力信号５の立
上り、立下りでそれぞれ立上る第１．第２のエツジパル
ス７．８を出力するエツジパルス発生回路、４０は上記
第２のエツジパルスの立上りで立上り一定時間後に立下
るワンショットパルス９を発生するワンシッットパルス
発生回路である。またＡＮＤ回路（単一パルス発生回路
）２０は上記ワンショットパルス９と第１のエツジパル
ス７とを合成し入力５の最初のパルスの立上りで立上る
単一パルス１１を発生するものとなっている。
また第５図〜第１１図は第４図中のノード５ないし１１
における各信号の波形をそれぞれ示す。
における各信号の波形をそれぞれ示す。
なお第５図における１５はスイッチオン時に発生するチ
ャタリング、１６はスイッチオフ時に発生するチャタリ
ングの波形を示している。
ャタリング、１６はスイッチオフ時に発生するチャタリ
ングの波形を示している。
次に動作について説明する。
入力５に第５図に示すようなチャタリングを含む入力信
号が入力されると、遅延回路１７を通った信号は入力信
号５よりわずかに遅れて第６図の波形６となる。この信
号６の反転信号と入力信号５との論理積をＡＮＤ回路１
８でとれば、その出カフには、第７図の様に入力波形に
おける立ち上がり時に発生し、遅延回路１７における遅
延時間と同じ時間幅を持つ第１のエツジパルス７が得ら
。
号が入力されると、遅延回路１７を通った信号は入力信
号５よりわずかに遅れて第６図の波形６となる。この信
号６の反転信号と入力信号５との論理積をＡＮＤ回路１
８でとれば、その出カフには、第７図の様に入力波形に
おける立ち上がり時に発生し、遅延回路１７における遅
延時間と同じ時間幅を持つ第１のエツジパルス７が得ら
。
れる。また、上記入力信号５の反転信号と遅延信号６と
の論理積をＡＮＤ回路１９でとれば、その出力８には第
８図の様に入力波形における立ち下がり時に発生し、か
つ遅延回路１７による遅延時間と同じ時間幅をもつ第２
のエツジパルス８が得られる。
の論理積をＡＮＤ回路１９でとれば、その出力８には第
８図の様に入力波形における立ち下がり時に発生し、か
つ遅延回路１７による遅延時間と同じ時間幅をもつ第２
のエツジパルス８が得られる。
ＲＳフリップフロップ回路２１のセットＳ入力にＡＮＤ
回路１９の出力８を入力すれば、該回路２１のＱ出力９
は第８図の最初のパルスの立ち上がりによって立ち上が
る（第９図参照）、この出力９はカウンタ回路２２の反
転リセット入力に接続されているので、ＲＳフリップフ
ロップ回路２１の出力９が立ち上がるとカウンタ回路２
２はそのクロック入力に入力されているクロッ戸信号の
カウントを開始し、該カウント値があらかじめ設゛定さ
れている数に達すると該カウンタ回路２２のキャリー出
力１０から第１０図の様な単一パルスが発生される。Ｒ
Ｓフリップフロップ回路２１のリセット入力にはこのキ
ャリー出力が接続されており、該リセット入力に第１０
図の様な単一パルス１０が入力されるとその出力９は立
ち下がる。
回路１９の出力８を入力すれば、該回路２１のＱ出力９
は第８図の最初のパルスの立ち上がりによって立ち上が
る（第９図参照）、この出力９はカウンタ回路２２の反
転リセット入力に接続されているので、ＲＳフリップフ
ロップ回路２１の出力９が立ち上がるとカウンタ回路２
２はそのクロック入力に入力されているクロッ戸信号の
カウントを開始し、該カウント値があらかじめ設゛定さ
れている数に達すると該カウンタ回路２２のキャリー出
力１０から第１０図の様な単一パルスが発生される。Ｒ
Ｓフリップフロップ回路２１のリセット入力にはこのキ
ャリー出力が接続されており、該リセット入力に第１０
図の様な単一パルス１０が入力されるとその出力９は立
ち下がる。
結局、出力９は第９図の様な波形となる。このワンショ
ット出力９の反転信号とＡＮＤ回路１８の出力信号７と
の論理積をＡＮＤ回路２０でとれば、その出力１１には
第１１図に示す様に、スイッチをオンにした時に発生す
るチャタリング１５の最初のパルスによって立ち上がり
、遅延回路１７による遅延時間と同じ時間幅をもつ単一
パルス１１が得られる。そして、この単一パルス１１に
より後続の回路は誤動作なく、その動作を開始すること
ができる。
ット出力９の反転信号とＡＮＤ回路１８の出力信号７と
の論理積をＡＮＤ回路２０でとれば、その出力１１には
第１１図に示す様に、スイッチをオンにした時に発生す
るチャタリング１５の最初のパルスによって立ち上がり
、遅延回路１７による遅延時間と同じ時間幅をもつ単一
パルス１１が得られる。そして、この単一パルス１１に
より後続の回路は誤動作なく、その動作を開始すること
ができる。
このように、本実施例の構成によれば、入力信号よりチ
ャタリングを除去でき、応答の速い出力が得られる。ま
た後続回路の、チャタリングによる誤動作を防止でき、
その動作を確実に開始させることができる。
ャタリングを除去でき、応答の速い出力が得られる。ま
た後続回路の、チャタリングによる誤動作を防止でき、
その動作を確実に開始させることができる。
なお、上記実施例では回路を個別部品で構成した場合を
説明したが、本実施例回路は回路全体を半導体集積回路
で実現でき、外付は部品なしで上記実施例と同様の効果
を奏する。
説明したが、本実施例回路は回路全体を半導体集積回路
で実現でき、外付は部品なしで上記実施例と同様の効果
を奏する。
以上のように、この発明によれば、入力信号の最初のパ
ルスの立ち上がりによって、後続回路を動作させるため
の単一パルスを発生するように回路を構成したので、入
力信号からチャタリングを除去でき、かつ応答の速い出
力が得られる。また、半導体集積回路で実現した場合、
外付部品を必要どしないなどの効果がある。
ルスの立ち上がりによって、後続回路を動作させるため
の単一パルスを発生するように回路を構成したので、入
力信号からチャタリングを除去でき、かつ応答の速い出
力が得られる。また、半導体集積回路で実現した場合、
外付部品を必要どしないなどの効果がある。
第１図は従来のチャタリング防止回路を示す図。
第２図はチャタリングを含む第１図の回路の入力波形を
示す図、°第３図は第１図の回路の出力における波形図
、第４図はこの発明の一実施例によるチャタリング防止
回路を示す図、第５図ないし第１１図は第４図における
各部の波形着示す図である。 図において、１７は遅延回路、３０はエツジパルス発生
回路、４０はワンショットパルス発生回路、２０はＡＮ
Ｄ回路（１に一パルス発生回路）である。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３＠ｌ 手続補正書（方式） ２０発明の名称 チャタリング防止回路 ３、補正をする者 代表者片山仁へ部 ５、補正命令の日付 昭和５９年９月５日 ６、補正の対象 図面（第５図ないし第１１図） ７、補正の内容 ＋１１ 第５図〜第１１図を別紙の通り訂正する。 以 上 ／ 手続補正書（自発） ２０発明の名称 チャタリング防止回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 明細書の発明の詳細な説明の欄、及び図面（第２図、第
３図） ６、補正の内容 （１） 明細書第２頁第１９行の「出力３」を「出力３
における」に訂正する。 （２） 第２図及び第３図を別紙の通り訂正する。 以 上
示す図、°第３図は第１図の回路の出力における波形図
、第４図はこの発明の一実施例によるチャタリング防止
回路を示す図、第５図ないし第１１図は第４図における
各部の波形着示す図である。 図において、１７は遅延回路、３０はエツジパルス発生
回路、４０はワンショットパルス発生回路、２０はＡＮ
Ｄ回路（１に一パルス発生回路）である。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 第３＠ｌ 手続補正書（方式） ２０発明の名称 チャタリング防止回路 ３、補正をする者 代表者片山仁へ部 ５、補正命令の日付 昭和５９年９月５日 ６、補正の対象 図面（第５図ないし第１１図） ７、補正の内容 ＋１１ 第５図〜第１１図を別紙の通り訂正する。 以 上 ／ 手続補正書（自発） ２０発明の名称 チャタリング防止回路 ３、補正をする者 代表者片山仁へ部 ４、代理人 明細書の発明の詳細な説明の欄、及び図面（第２図、第
３図） ６、補正の内容 （１） 明細書第２頁第１９行の「出力３」を「出力３
における」に訂正する。 （２） 第２図及び第３図を別紙の通り訂正する。 以 上
Claims (1)
- （１）入力信号を遅延する遅延回路と、上記入力信号と
上記遅延回路の出力信号とが入力され該入力信号の立上
りおよび立下りでそれぞれ立上る第１、第２のエツジパ
ルスを出力するエツジパルス発生回路と、上記第２のエ
ツジパルスの立上りで立上る一定時間時のワンショット
パルスを発生するワンショットパルス発生回路と、上記
ワンショットパルスと上記第１のエツジパルスとを合成
し上記入力信号のパルスの立上りで立上る単一パルスを
発生する単一パルス発生回路とを備えたことを特徴とす
るチャタリング防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118947A JPS60263511A (ja) | 1984-06-08 | 1984-06-08 | チヤタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59118947A JPS60263511A (ja) | 1984-06-08 | 1984-06-08 | チヤタリング防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263511A true JPS60263511A (ja) | 1985-12-27 |
Family
ID=14749185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59118947A Pending JPS60263511A (ja) | 1984-06-08 | 1984-06-08 | チヤタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562712A2 (en) * | 1992-03-27 | 1993-09-29 | Advanced Micro Devices, Inc. | Apparatus for filtering noise from a periodic signal |
-
1984
- 1984-06-08 JP JP59118947A patent/JPS60263511A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562712A2 (en) * | 1992-03-27 | 1993-09-29 | Advanced Micro Devices, Inc. | Apparatus for filtering noise from a periodic signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2036496A (en) | Pulse delay circuit | |
| JPS5538603A (en) | Semiconductor memory device | |
| JP2000181581A (ja) | 電源投入回路及びリセット方法 | |
| JP3988026B2 (ja) | ノイズ除去回路を有するチップリセット信号発生回路 | |
| JPS60263511A (ja) | チヤタリング防止回路 | |
| JPS62176320A (ja) | 半導体集積回路用入力回路 | |
| USRE31551E (en) | Digital delay generator | |
| JP2666429B2 (ja) | 微分回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| RU1826127C (ru) | Формирователь импульсов | |
| KR920004509Y1 (ko) | 스위칭소자를 이용한 리세트회로 | |
| JPS6347083Y2 (ja) | ||
| USRE31145E (en) | Interruptable signal generator | |
| JPH0112431Y2 (ja) | ||
| JPS61230514A (ja) | パルス除去回路 | |
| EP0806711B1 (en) | Strobe select circuit | |
| SU858108A1 (ru) | Регистр сдвига | |
| SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
| JPH03637B2 (ja) | ||
| KR0118634Y1 (ko) | 주파수 체배기 | |
| JPH05143199A (ja) | リセツト回路 | |
| JPH05282066A (ja) | 半導体集積回路 | |
| JPH0119299B2 (ja) | ||
| JPH0347609B2 (ja) | ||
| JPH03153118A (ja) | 入力回路 |