JPS60261264A

JPS60261264A - デジタル画像補正装置

Info

Publication number: JPS60261264A
Application number: JP60116330A
Authority: JP
Inventors: バリー・アラン・マツクベン
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1984-05-29
Filing date: 1985-05-29
Publication date: 1985-12-24
Also published as: US4598234A; EP0180250A3; EP0166254A2; EP0166254A3; EP0180250A2; EP0180250B1; CA1241469A; JPH0344712B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、陰極線管表示装置の画像補正装置、例えばダ
イナミック焦点・非点収差補正のためのデジタル画像補
正装置に関する。

〔従来の技術とその問題点〕

陰極線管（以下ＣＲＴと略す）内の電界または磁界によ
る電子ビームの焦点合わせは光学装置における光線の焦
点合わせに類似している。ＣＲＴの電気光学装置には、
光学装置と同様に歪の問題がある。重要な問題となる歪
は焦点ぼけ（ｄｅｆｏｃｕｓｉｎｇ）と非点収差（ａｓ
ｔｉｇｍａｔｉｓｍ　）である。非点収差は、異なる軸
平面の電子が異なる点に合焦してしまう焦点欠陥である
。この状態では、ＣＲＴスポットは円形にならず、トレ
ースの方向によってトレース幅が異なることになる。種
々のＣＲＴ歪に関する詳細は、ｒ　１９５９年レインホ
ールド（Ｒｅｉｎｈｏｌｄ）社発行のジー・バー及びオ
ー・エイチ・ディビー共著「ザ・カソード・レイ・チュ
ーブ（Ｔｈｅ　Ｃａｔｈｏｄｅ−Ｒａｙ　Ｔｕｂｅ　）
　Ｊ　Ｊを参照されたい。

ＣＲＴの画像歪をダイナミックに補正するために多くの
回路が開発されてきた。これらの回路は通常２つのカテ
ゴリー、即ちアナログ補正装置またはデジタル補正装置
のいずれか一方に属する。

アナログ手法の代表的なものは、本発明者により開発さ
れ、テクトロエックス社に譲渡された１９８１年２月３
日発行の米国特許第４．２４９．１１２号（特開昭５６
−５２８４４号に対応）［ダイナミック・フォーカス・
アンド・アスティグマテイズム・コレクション°サーキ
ット（Ｄｙｎａｍｉｃ　Ｆｏｃｕｓ　ａｎｄ　Ａｓｔｉ
ｇｍａｔｉｓｍＣｏｒｒｅｃｔｉｏｎ　Ｃ１ｒｃｕｉｔ
）　Ｊに開示されている。この装置では、ダイナミック
焦点及び非点収差用の画像補正波形を発生ずるためにア
ナログ回路を用い、これらの補正波形をＣＲＴに供給し
て所望の補正を行っている。一般に、ＣＲＴスクリーン
上のすべての点において画像を補正するに必要な波形は
比較的複雑な数学的関数であるが、これらの関数を一定
のまたは局部的に一定の係数を有する低次の多項式で近
似するのが通例である。よって、補正の正確さは、これ
らの多項式が、画像補正関数である一層複雑な数学的関
数にどの程度適合するかによって決まる。その結果、Ｃ
ＲＴスクリーンのある領域の画像の方が他の領域の画像
より良好に補正されるということが起こる。

また、この手法は他のアナログ手法と同様に、スクリー
ン上に比較的不均一に分散した多数の個々の点において
最適の焦点を得ようとするものではない。そのような手
法は、少数の低次の多項式によって表すことができる波
形より数段複雑な波形を必要とするであろう。

しかし、そのような手法はデジタル補正回路に使われる
典型的な手法である。例えば、アタリ社にｕＡ渡され１
９７８年７月　４日に発行されたステイープル・ディー
・ブリスタウによる米国特許第４．０９９，０９２号［
テレビシリン・ディスプレイ・アライメント・システム
・アンド・メソッド（ＴｅｌｅｖｉｓｉｏｎＤｉｓｐｌ
ａｙ＾Ｉｉｇｎｍｅｎｔ　Ｓｙｓｔｅｍ　ａｎｄ　Ｍｅ
ｔｈｏｄ　）　Ｊでは、スクリーン上の多数の点におけ
るアベレーションを補正するために予め定めた一組の補
正信号が用いられる。まず、通常の走査ｆＨ号の代わり
にアライメント信号がＣＲＴの偏向機に印加され、スク
リーン上のビーム位置がモニタされる。次に、ビームが
予め定めた点上にあるとき、補止信号が計算され、プロ
グラマブル・リード・オンリ・メモリ、即ちＲＯＭにデ
ジタル形式で書込まれる。通常の動作中は、これらの補
正信号がアナログ形式に変換され、ＣＲＴに印加されて
スクリーン上のビーム位置に対応した走査信号によるア
ベレーションを補正する。

同様の手法は、アルファニューメリンク社に譲渡され１
９７３年６月１９日に発行されたマンバー等による米国
特許第３．７４０，６０８号１スキヤニング・コレクシ
ョン・メソソズ・アンド・システムズ・ユティライジン
グ・ストアード・デジタル・コレクション０パリユーズ
（Ｓｃａｎｎｉｎｇ　Ｃｏｒｒｅｃｔｉｏｎ　Ｍｅｔｈ
ｏｄｓａｎｄ　Ｓｙｓｔｅｍｓ　ｔｌｔｉｌｉｚｉｎｇ
　５ｔｏｒｅｄ　Ｄｉｇｉｔａｌ　Ｃｏｒｒｅｃｔｉｏ
ｎＶａｌｕｅｓ）　Ｊに記゛載されている。この手法で
は、ＣＲＴスクリーンの特定領域に必要な補正に対応し
てデジタル補正値がメモリに記憶される。ビームがスク
リーン上の新しい点に向けられるにつれて、その領域に
対する適切な補正値がメモリから読出され、デジタル・
アナログ変換器によりアナログ補正信号に変換される。

他のデジタル手法としては、テキサス・インスツルメン
ト社に譲渡され１９７２年３月　７日に発行されたシェ
リー・ディル・メリーマンによる米国特許第３．６４８
，０７７号の［デジタル・カソードレイ・チューブ・リ
ニアリティ・コレクター（ＤｉｇｉｔａｌＣａｔｈｏｄ
ｅ−Ｒａｙ　Ｔｕｂｅ　Ｌｉｎｅａｒｉｔｙ　Ｃｏｒｒ
ｅｃｔｏｒ）　Ｊがある。この手法においては、デジタ
ルコンピュータにより供給されるＸ軸及びＹ軸座標デー
タから補正係数を生成するデジタル回路を用いている。

Ｘ軸及びＹ軸座標データの２乗の和に等しいこの補ｉＥ
係数はアナログ信号に変換され、アナログ座標信号に乗
算され加算される。これによっ゛Ｃ１本質的に平坦な表
向を有するＣＲＴスクリーン上に表示される画像のピン
クソシッン歪を除去する補止された偏向信号を発生する
。しかし、この手法の重大な欠点は、補正信号をコンビ
エータで計算するために補正信号の分析方法の知識を必
要とすることである。複雑なアベレーシゴンに対しては
、そのような分析方法が通當わからないので、この手法
は一般に使用できない。

アナログ手法及びデジタル手法の特徴を組合わせた他の
手法は、インターナショナル・ビジネス・マシーンズ社
に嫡渡され１９８２４１”、１０月１３日に発行された
イアン・ディー・シュドによる米国特許第４．３５４．
１４３号の［イクイップメント・ツーコレクト・アベレ
ーションズ・オブ・ア・カソード・レイ′ビーム（Ｅｑ
ｕｉｐｍｅｎｔ　ｔｏ　Ｃｏｒｒｅｃｔ　Ａｂｅｒｒａ
ｔｉｏｎｓｏｆ　ａ　Ｃａｔｈｏｄｅ　Ｒａｙ　Ｂｅａ
ｍ　）　、Ｊに記載されている。

この文献の装置によれば、差分法を用いて記憶されたデ
ジタル値から補正信号を導出することにより、ビームが
ＣＲＴスクリーン上を走査されるにつれてアベレーショ
ンが補正される。メモリには多項式補正関数の所期の差
であるデジタル値が記憶される。そこで電子ビームがス
クリーンを水平方向に走査するにフれて、ＣＲＴスクリ
ーンが分割された各領域に対し゛ζ補正関数の新たな値
が計算され、ＣＲＴに供給される。帰線期間にＹ軸方向
の変化によ菖禎正関数の変化が計算される。この手法は
上述のメリーマンの手法より一般的に用い得るが、やは
り補正関数には低次の多項式が望ましいと考えられる。

更に、記憶されたデジタル値をアドレス指定するための
特定の回路構成が開示されていない。

デジタル補正回路を開示した他の文献には、インターナ
ショナル・ビジネスパマシーン社に嬢渡され１９８３年
６月１４日発行されたバーノン・ディー・ベックによる
米国特許第４．３８８．６１９号「コレクター・フォー
・バンドル・デフレクション・ディストーション・イン
・マルチビーム・カソード・レイ・チューブズ（Ｃｏｒ
ｒｅｃｔｏｒ　ｆｏｒ　Ｂｕｎｄｌｅ　Ｄｅｆｌｅｃｔ
ｉ。

Ｄｉｓｔｏｒｔｉｏｎ　ｉｎ　ＭｕｌＬｉｂｅａｍ　Ｃ
ａｔｈｏｄｅ　Ｒａｙ　Ｔｕｂｅｓ　）Ｊがある。この
特許の特徴は、電子ビーム・アレイの望ましくない回転
による歪を補正するために分割焦点コイルを用いている
点にあるが、−上述のものと同様の焦点コイルに補正信
号を供給するデジタル補正回路を開示している。補止電
流は、ＣＲＴスクリーン上のマトリクスビーム位置の関
数として分割焦点コイルに供給される。分割焦点コイル
の各半分に供給されるべき２つの補止電流に対応する補
正信号値がメ七りに記憶される。ＣＲＴスクリーン上の
走査位置に対してメモリの適切な部分がアクセスされる
ように、メモリのアドレス指定を偏向ヨークへのＸ軸及
びＹ軸偏向信号に同期さセるアドレス変換手段が設けら
れる。しかし、このアドレス変換手段の設計については
何隻開示されていない。

上述したデジタル補正装置に関するいずれの文献におい
ても、ＣＲＴに供給される各々の特定の補正信号はＣＲ
Ｔスクリーン上の電子ビームの特ｎ定の位置に対応しな
ければならないという重要な要件を有する。にもかかわ
らず、これまで補正信号とビーム位置との対応付けを行
なう簡単なアドレス指定手段を得る努力は殆ど払われて
いないようである。

したがつて、本発明は補正信号とビーム位置との正確な
対応付けを行なう簡単なアドレス指定手段を有するデジ
タル画像補正装置を提供するものである。

〔問題点を解決するための手段〕

本発明デジタル画像補正装置は第１図に示す如くアトリ
クス状に分割した表示スクリーンの各領域に対応する補
正値を記憶した記憶手段（６１０）。

（６１１）　、（６１２）を有し、この表示スクリーン
の走査と共にこの補正値を読出して画像の補正を行なう
ようにしたデジタル画像補正装置において、隣接する水
平同期パルス間に第１の所定数のクロックパルスを発生
ずるクロック発生手段（６０３）と、このクロック発生
手段（６０３）の出力パルスを計数し、この計数値を第
１アドレス信号とじてこの記憶手段（６１０）　、（６
１１）　、（６１２）に供給する第１カウンタ（６０５
）と、隣接する垂直回期パルス間に第２の所定数のパル
スを発生するパルス発生手段（６０７）、（９００）と
、このパルス発生手段（６０７）、（９００’）の出力
パルスを計数し、この計数値を第２アドレス信号として
この記憶手ｙＪｔ（６１０）　、（６１１）　、（６１
２）に供給する第２カウンタ（６０９）とを具えたもの
である。

〔作用〕

本発明のデジタル画像補゛釉装置によれば、例えばＣＲ
Ｔにおける焦点及び非点収差を補正するデジタル電子光
学補止回路が得られる。この回路は、隣接水平ブランキ
ング同期パルス間に特定数（例えばＮｌｆｌｍ）のクロ
ックパルスを発生ずる第１クロック発生器を有する。こ
のクロックパルスばＸ−アドレスカウンタにより計数さ
れ、Ｘ−アドレスカウンタはその各計数毎にＣＲＴスク
リーンの特定の水平領域に対応する第１アドレス信号を
発生する。同様に隣接垂直ブランキング同期パルス間に
特定数のパルスを発生ずるパルス発生器も設けられる。

このパルス発生器は第１クロック発生器と同期して動作
する。Ｙ−アドレスカウンタはパルス発生器の出力パル
スを計数し、その各計数毎にＣＲＴスクリーン上の特定
の垂直領域に対応する第２アドレス信号を発生する。こ
れらのＸ及びＹアドレスは焦点ＲＯＭに入力される。こ
のＲＯＭは各Ｘ−Ｙアドレスに対して適切な焦点制御補
正信号で予めプログラムされている。焦点ＲＯＭからの
補正信号は、デジタル・アナログ変換器でアナログ信号
に変換され、電子ビームがＣＲＴの面を走査されるに応
じてＣＲＴの焦点制御エレメントに供給される。同様に
、非点収差禎ＩＥ関数を提供する如く非点収差ＲＯＭを
予め適切にプログラムしておくことにより、同じアドレ
スを用いて非点収差制御が行われる。

本発明の第１実施例では、パルス発生器は水平同期パル
スを受ける分周回路を有する。この分周回路はＮ２個の
水平ブランキング同期パルス毎に１　（＋１ｉ＋の出力
パルスを発生する。この出力パルスはＹ−アドレスカウ
ンタの歩進のために用いられる。

第２実施例では、Ｙ−アドレスカウンタは分周回路によ
ってではなく、第２クロック発生器からのパルスによっ
て歩進される。この第２実施例では、第２クロック発生
器は隣接垂直ブランキング同期パルス間に特定数（例え
ばＮ３）のクロックパルスを発生する。このクロックパ
ルスの各々はＣＲＴスクリーン上の特定の垂直領域に対
応する。他の向では、第２実施例は第１実施例と全く同
様に動作する。

この装置の止要な構成要素は、帰還手段と協動して隣接
水平同期パルス（ゲートパルス）間に１１−確な個数（
Ｎ１＋１ｌｉｌ）のパルスを発生ずる第１クロック発生
器である。第１クロック発生器は２個の単安定マルチバ
イブレーク（以下単安定マルチと略す）からなるリング
発掘器を有する。第１単安定マルチの入力端子はＡＮＤ
ゲートを介してゲートパルスの反転信号及び第２単安定
マルチの反転出力信号を受ける。第１車安定マルチの出
力信号ＱはＸ−アドレスカウンタに結合され、第１単安
定マルチの反転出力信号ｄは第２単安定マルチの入力端
子に結合される。第２単安定マルチの第２入力端子は、
発振器の周波数の調節のためバイアス制御手段に接続さ
れる。Ｘ−アドレスカウンタの出力信号はデコーダに結
合される。デコーダは、Ｘ−アドレスカウンタの計数値
が連続するゲートパルス間でＮ１個より小さいとき第１
信号を発生し、正確にＮ１ｆｌｌｄであれば第２信号を
発生する。

デコーダの出力信号は第１抵抗の一端及びシャント・コ
ンデンサに結合される。第１抵抗の他端は、積分器の入
力端子、及び電圧源に接続されたバイアス抵抗に接続さ
れる。積分器の出力信号はバイアス制御手段への信号と
なる。バイアス制御手段は、カウンタがゲートパルスに
よりリセットされる前にその計数値がＮ１に達すれば発
振器の周波数を低減し、ゲートパルスによるリセット前
にＮ１に達しなければ周波数を上昇させる。第２実施例
では、第２クロック発生器の設計は第１クロック発生器
と類イ以しているが、主な相違点は、第２クロック発生
器が異なる周波数で動作し、異なる計数値をデコードす
る帰還手段を有することである。

〔実施例〕

第２図は、本発明を用いる装置のブロック図である。ま
ず、水平及び垂直同期何月が夫々偏向回路（１００）　
、（２００）に入力される。偏向回路（１００）　、（
２００’）は、入力信号を処理し、偏向リーク（１００
０）の駆動用の電流ランプ出力信号を発生する。また、
各トレース間に適切にビームをブランキングする水平及
び垂直ブランキングパルスも出力される。映像増幅器（
３００）は、ＣＲＴ（８００）の制御グリッドへ電圧を
印加するごとにより表示輝度を制御する。電源（４００
）は装置の動作に必要な種々の電圧を供給する。

水平偏向回路（１００）及び垂直偏向回路（２００）は
、夫々信号線（１０１）　、（２０１”）によってダイ
ナミック焦点・非点収差補正手段（６００）に接続され
、補正波形を同期させるために用いられる水平及び垂直
ブランキングパルスを発生する。補正手段（６００）は
、焦点エレメント（８２０）に供給される焦点補正信号
Ｆ、及び夫々ステイグメータ（８１０）　、（８３０）
に供給される２つの非点収差補正信号３１．３２を発生
する。これらのスティ・グメータは、一般に、ＣＲＴフ
ェースプレートの平面内のあらゆる方向の電子ビーム・
スポットの長円形を補正できるように互いに４５°の角
度に方向付けられた従来の四極ステイグメータである。

第１図は、本発明の第１実施例のダイナミック焦点・非
点収差補正手段（６００）の詳細ブロック図である。こ
の実施例では、各水平ブランキング同期パルストＢＬＡ
ＮＫは、クロック発生器（６０３）を起動し、クロック
発生器（６０３）は隣接Ｈ−ＢＬＡＮＫパルス間に成る
数の均等間隔のパルスを発生する（第４図参照）。これ
らのクロックパルスはＸ−アドレスカウンタ（６０５）
を駆動する。Ｘ−アドレスカウンタ（６０５）は、焦点
ＲＯＭ（６１０）、ステイグメータｓｘｐｏＭ（６１１
）’及びステイブメータＳ２１？ＯＭ　（６１２）の各
々に対するアドレスのＸ軸部分を発生するために用いら
れる。図示の実施例では、クロック発生器（６０３）は
各水平アクティブ期間内に２０個のクロックパルスを発
生する。よって、隣接旧ＢＬＡＮＫパルス間に、ＲＯＭ
は、ＣＲＴスクリーンの水平軸に沿う２０個の点に対応
して２０回アクセスされる。各Ｈ−ＢＬＡＮＫパルスは
また、Ｘ−アドレスカウンタ（６０５）をリセシトし、
　ｌ／２４分周回路（６０７）を駆動するのにも用いら
れる。

１／２４分周回路（６０７）はＹ−アドレスカウンタ（
６０９）を駆動する。Ｙ−アドレスカウンタ（６０９）
は２４本の水平ラインのすべてがＣＲＴ上に走査された
後（即ち２４個目のＨ−ＢＬＡＮＫパルスの発生毎に）
、ＲＯＭ　（６１０）　、（６１１）　、（６１２）の
アドレスのＹ軸部分を歩進する。典型的装置では、ＣＲ
Ｔは１５３６本の水平ラインを表示するので、この特定
実施例ではＹ−フィールドは１５３６／　２４−６４の
順次Ｙ−アドレスに対応する。Ｙ−アドレスカウンタ及
び分周回路（６０７）は、１５３６（１１１１のＨ−Ｂ
ＬＡＮＫパルス毎に１個発生する各垂直ブランキング同
期パルスＶ−ＢＬＡＮＫによってリセツトされる。ＲＯ
ＭはＣＲＴの向上に定められた各領域に対して望ましい
補正信号を供給するようにプログラムされる。

よって、ＣＲＴスクリーンの１２８０　（２０Ｘ　６４
）の各々の領域に対して固有の焦点・非点収差補正電圧
が得られる。Ｃ，ＲＴ上の補正は、ＲＯＭのデータ出力
をデジタル・アナログ変換器（６１４）　、（６１５）
　。

（６１６）に供給することにより行われる。デジタル・
アナログ変換器（６１４）　、（６１５）　、（６１６
）は、夫々焦点エレメント（８２０”）　、ステイグメ
ータ（８１０）　、（８３０）に対して増幅された補正
信号を発生ずる。

第３図は、アクティブ水平期間内に正確に２０（ｆｌｉ
ｔの均等間隔のパルスを発生するクロック発生器（６０
３）のための帰還手段を示す回路図である。

図示の手段では、Ｈ−ＢＬＡＮＫ信号はアンド（ＡＮＤ
）ゲー１−（６２０）の１入力端子に反転入力される。

ＡＮＤゲート（６２０）の出力信号は単安定マルチ（６
２２）を起動するのに用いられる。単安定マルチ（６２
２）の反転出力信号ｄば、ＡＮＤゲート（６２１）を介
して他の同一構成の単安定マルチ（６２３）を起動する
ために用いられる。単安定マルチ（６２３）の反転出力
信号Ｑは、ＡＮＤゲート（６２０）の第２の入力端子に
入力され、２フの単安定マルチ（６２２）　、（６２３
）はゲーテッド・リング発振器を構成する。ＩＩ−ＢＬ
ＡＮＫＬＡＮ前論理レベルになるとき、即ら、Ｈ−ＢＬ
ＡＮＫパルスの後縁で単安定マルチ（６２２）は起動さ
れ、これにより次に単安定マルチ（６２３）が起動され
、これにより更に単安定マルチ（６２２’）が起動され
、という具合に続く。発振器のパルス幅はタイミング抵
抗器（６２４）及びタイミングコンデンサ（６２６）の
ＲＣ時定数によって決まるが、充振器の周波数は、電界
効果トランジスタ（ＦＥＴ）（６２Ｂ）、タイミング抵
抗器（６２９）　、（６３０）及びタイミングコンデン
サ＜６２７　）により与えられるバイアスによって決ま
る。

位相ロックループ装置の如く一定の周波数を得るように
した従来の発振器と異なり、この実施例における装置は
、Ｈ−ＲＬＡＮＫ信号の周波数または持続時間（ｄｕｒ
ａｔｉｂｎ）が幾分変動しても水平ブランキング同期パ
ルスの立下りから次の水平プランキンク同期パルスの立
上りまでの間に２０個のパルスを略均−に発生ずるため
にゲーテッド発振器を用いる。このために、Ｘ−カウン
タ（６０５）（例えば７４ＬＳ３９３　）及びＦＥＴ（
６２Ｂ）間に帰還手段が設けられる。図示の実施例では
、単安定マルチ（６２２）のＱ出力信号はカウンタ（６
０５）のクロック端子ＣＫに入力され、ＩＩ−ＢＬＡＮ
ＫＬＡＮ前ブランキング同期パルス毎にカウンタ（６０
５）をリセットするためにＣＬＲ端子に入力される。Ｘ
軸アドレス線（これらはＲＯＭ（６１０）〜（６１２）
に接続される。）に接続されたカウンタ（６０５）の出
力はデコーダ（６３８）にも入力される。デコーダ（６
３８）はここでは数値″２０”　（即ち２進では０１０
１００）をデコードするよう設定されたスイ・ノチデコ
ーダとして図示されている。このスイッチデコーダの出
力信号はＡＮＤゲート（６３１）の入力端子及びプルア
ップ抵抗器（６３２）〜（６３７）ヲ介して電圧源■１
に結合される。これにより、カウンタのリセット前に２
０番目のパルスの後縁をうけるとき起こる如く６つの入
力全部が高論理レベルにあるときＡＮＤゲート（６３１
）の出力信号は高論理レベルになり、ダイオード（６４
０）を介し゛Ｃコンデンサ（６３９）を充電する。コン
デンサ（６３９）の充電により演算増幅器（６４３）の
反転入力端子の電圧が上昇する。この電圧はコンデンサ
（６３９）の充電速度によって決まる。演算増幅器はコ
ンデンサ（６４５）と共に積分器を構成し、演算増幅器
の反転入力端子の電圧が増加すると、積分器の出力信号
は下降ランプ波を発生し始め、これによりＦＥＴ（６２
８）のゲートは逆バイアスされる。するとＦＥＴの導電
性が減少する。このことは、単安定マルチ（６２３）の
タイミング抵抗器（６２９）の抵抗値が増加したと等価
である。これにより、リング発振器の周期が増大し、次
の隣接Ｈ−ＢＬＡＮＫパルス間の期間内に、リング発振
器の２０番目のパルスの後縁はカウンタが旧ＢＬＡＮＫ
　（Ｎ号によりリセットされる前には起こらないように
なる。

次のＩ（−ＢＬＡＮＫＬＡＮ前に２０＃に目のパルスが
発生しないという状況では、８．２ＭΩのオーダーの抵
抗器（６４７）により積分器への入力端子は徐々に上方
にドリフトし、２０の計数値が得られるまでＦＥＴの逆
バイアスを減少させる。しかし、上述の状況で２０番目
の計数が発生すると、ＡＮＤゲー１−（６３１）の出力
信号により抵抗器（６４７）の効果は無視される。こう
して帰還手段により、２０番目のパルスの立下りを次の
Ｈ−ＢＬＡＮＫパルスの立上りに一致させることができ
る（第４図参照）。

この実施例では図示のように、ＡＮＤゲート（６３１）
は７４ＬＳ１５の如き２個のオープンコレクタＴＴＬゲ
ートを用いて構成し、それらの出力端子を共通に外部プ
ルアップ抵抗器（６４１）に接続している。図示の実施
例では、プルアンプ抵抗器（６３２）〜（６３７）及び
（６４１）は約ＩＫΩであり、約５■の電圧源Ｖ１に接
続される。この実施例の電圧源■２は一１５Ｖに選択さ
れ、入力抵抗器（６６１）は約ＩＫΩである。コンデン
サ（６３９）は約０．０１μＦに選定される。計数値２
０を得るには５桁の２進数を要するのみであるので、こ
の実施例では７４ＬＳ３９３の如き６ビソトカウンタを
、信号線（６５８）のように１個号線を開放した状態で
用いる。７４ＬＳ１５で構成されたゲート（６３１）は
６個の入力端子を有するので、ゲートの１人力線（６５
９）は抵抗器（６３２）を介して５ｖの電圧源Ｖｌに接
続され、入力端子がフローティングのまま残されないよ
うにする。また、ＡＮＤゲート（６２０）、単安定マル
チ（６２２）及びＡＮＤゲー１−　（６２］　）、単安
定マルチ（６２３）から成るリング発振器は２個の単安
定マルチを有する７４１．５２２１の如き単一のモノリ
シック・チップを用いて構成される。

第５図は、第３しくのものと同様のクロック発生器（６
０３）の帰還手段の代替実施例をポす。この実施例では
、数値は２進数で１０１００で表されるから、数値２０
のデコードには２ビツト、即ち第３シグニフイカント・
ビット（カウンタ（６０５）のビット線５の信号に対応
）及び第５シダニフイカント・ビット　（カウンタ　（
６０５）のビット線１１に対応）があればよいことが認
識されよう。よって、デコードは図示のとおり２入力端
子を有する単一のＡＮＤゲー１−（６６０）で容易に行
い得る。この実施例が第３図のものと異なる他の点は、
Ｘ−アドレスカウンタ（６０５）の出力アドレス信号が
ラッチ（６７０）により各クロックパルスに応じてラッ
チされることである。これによって、ＲＯＭに供給され
るＸ−アドレス信号が安定する。この実施例の他の特徴
は、積分器の帰還ループに安定化抵抗器（６４９）を含
んでいることである。この代替実施例の試作では、コン
デンサ＜６４’４）は０．０１０μＦ、抵抗器（６４６
）は１．５にΩに選定された。また抵抗器（６４８）は
９．　ＬＭΩに選ばれた。

第６図は、Ｙ−アドレスカウンタ（６０９）を駆動する
パルスを発生ずるための独立したクロック発生器（９０
０）、を用いる本発明の第２実施例のブロック図である
。この第２実施例は、Ｙ−アドレス補正の独立制御を行
うため１／２４分周回路（６０７）に代えてクロック発
生器（９００）を用いた点を除いて第２図の実施例と同
じである。第７図は、Ｙ−アドレスカウンタ（６０９”
）との関係を示したクロック発生器（９００）の好適実
施例の回路図である。図示の如く、この実施例のクロッ
ク発生器（９００）は第５図のクロック発生器に極めて
類似しており、２個の単安定マルチ（９２２）　、（９
２３）から成るリング発振器ををし、発振器の周波数ば
ＦＥＴ（９２８）により制御される。上述の場合と同様
、ＦＥＴ（９２８）の導電性は、演算増幅器（９４３）
、コンデンサ（９４５）　、抵抗器（９４６）を含む積
分器の出力信号により制御される。前記実施例と異なり
、リング発振器の単安定マルチ（９２３）の出力信号Ｑ
は、Ｈ−ＢＬＡＮＫ信号でクロックされるＤ−フリップ
フロップ（６７０）の入力端子に入力される。フリップ
フロップ（６７０）のＱ出力信号はＹ−アドレスカウン
タ（６０９＞への入力信号として用いられる。この構成
は、電子ビームがＣＲＴスクリーン上に書込んでいる間
は垂直アドレスが変化しないよう保証する。

第７図のリング発振器に対して選ばれる特定の周波数は
、Ｙ−フィールドに対して選定された補正領域の数によ
り決定される。この特定実施例では、領域の数は６４に
選定され、これば第２図の実施例のそれと同じである。

隣接垂直ブランキング同期パルス間に６４個のアドレス
を発生ずるには、ＡＮＤゲート　（９３１）　、（９３
２）　、（９３３）から成るデコーダ　（９３８）は数
値６３、即ち２進数で１１１１１１をデコードするよう
に構成され。リング発振器の最終クロックパルスの立下
りでデコード出力を発生する第３及び第５図の実施例と
異なり、この実施例ではデコーダは次のパルス（即ち６
４番目のパルス）の立上がりまでその反応が遅延させら
れる。これは、カウンタの出力信号が、リング発振器へ
の帰、還信号を発生する前にカウンタからの出力信号が
充分落ち着くようにするためである。

この遅延は、単安定マルチ（９２２）の出力信号ｄをＡ
ＮＤゲート（９３３）の入力信号として用いることによ
り発生する。即ち、このｄ信号は各クロックパルスの立
上りでＡＮＤゲート（９３３）をイネーブルするようＩ
ｌ］＜。

デコーダ（９３Ｂ）へ人力される他の信号は、シーＢＬ
ＡＮＫ　パルスの反転信号Ｖ−ＢＬＡＮＫである。この
信号は、カウンタ（６０９）をクリアする際の伝播遅延
を避けることによりデコーダ（９３Ｂ）を正確にオフさ
せる働きをする。

以上、本発明の好適実施例について説明したが、本発明
の要旨を逸脱することなく種々の変形・変更ができるこ
とは当業者には明らかであろう。例えば、スクリーンは
２０Ｘ　６４以外の他の数の領域に分割してもよい。同
様に、部品の数及び種々の回路定数の大きさは動作可能
な装置を提供するため種々の回路要素間の関係を説明す
る単なる例として示したにすぎない。また、３つの補正
関数は単一のＲＯＭにより供給し得るから３個の別個の
ＲＯＭは必要ないことは当業者には明白であろう。

更に、焦点及び非点収差の補正は独立して行い得る。例
えば焦点補正は上述した本発明を用いて行い、非点収差
補正は従来のアナログ手法を用い′ど行うようにしても
よい。あるいは、この逆でもよい。

〔発明の効果〕

本発明によれば、クロック発生手段に帰還手段を設け、
たとえＨ−ＢＬＡＮＫＬＡＮ用期が変動しても常に隣接
）１−ＢＬＡＮＫパルス間に一定数のクロックパルスを
発生するようにしたので、補正値とビーム位置の対応付
けが正確に行えるという格別の効果が得られる。

【図面の簡単な説明】

第１図は、本発明の第１実施例のブロック図、第２図は
本発明の適用されるＣＲＴ表示装置のブロック図、第３
図は第１図のクロック発生手段（６０３）のカウンタ（
６０５）との関係を示す詳細ブロック図、第４図はＨ−
ＢＬＡＮＫ同期パルスとクロック発生手段の出力パルス
との関係を示すタイミング図、第５図は第３図のクロッ
ク発生手段に代る他のクロック発生手段のブロック図、
第６図は本発明の第２実施例のブロック図、第７図は第
２クロック発生器（パルス発生手段）（９００）の回路
図である。図中、（６０３）はクロック発生手段、＜６０５）は第
１カウンタ、（６０７）、（９００）はパルス発生手段
、（６０９）は第２カウンタ、（６１０）。（６１１）　、（６１２）は記憶手段を示す。

Claims

【特許請求の範囲】１、　マトリクス状に分８割した表ボスクリーンの各領
域に対応する補正値を記憶した記憶手段を有し、上記表
示スクリーンの走査と共に上記補正値を読出して画像の
補止を行なうようにしたデジタル画像補正装置において
、隣接する水平同期パルス間に第１の所定数のクロック
パルスを発生するクロック発生手段と、該クロック発生
手段の出力パルスを計数し、該計数値を第１アドレス信
号として上記記憶手段に供給する第１カウンタと、隣接
する垂直同期パルス間に第２の所定数のパルスを発生ず
るパルス発生手段と、該パルス発生手段の出力パルスを
計数し、該計数値を第２アドレス信号として上記記憶手
段に供給する第２カウンタとを具えたことを特徴とする
デジタル画像補正装置。２、上記クロック発生手段は、周波数ｆのクロックパル
スを発生ずる発振手段と、該発振手段のクロックパルス
を計数する上記第１カウンタの計数値が上記第１の所定
数より小さいとき第１出力を発生し、上記第１の所定数
に一致したとき第２出力を発生ずるデコーダ手段と、該
デコーダ手段の第１出力に応じて上記周波数ｆを増加さ
せ、上記第２出力に応じて上記周波数ｆを減少させるバ
イアス手段とを具える特許請求の範囲第１項記載のデジ
タル画像補正装置。