JPS60259064A

JPS60259064A - 画像装置

Info

Publication number: JPS60259064A
Application number: JP11506784A
Authority: JP
Inventors: Masahiro Goto; 昌宏後藤
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1984-06-05
Filing date: 1984-06-05
Publication date: 1985-12-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、伝送時間を短縮した高圧縮ファクシミリ装置
等の画像装置に関するものである。

従来の構成とその問題点画像装置としてファクシミリ装置を例にとるとこの装置
には、原稿から書画情報を間引いて撮像し、書画情報信
号を伝送後、記録時に間引かれた画情報を内挿するよう
にした高圧縮ファクシミリ装置があるが、この様な高圧
縮ファクシミリ装置の従来例としては、例えば第１図に
示すようなものがある。

これは、原稿からの画情報を読取る読取部１と、読取部
１で読取られた画情報から所定の画素を摘出する摘出部
２と、この画素摘出後の情報量を持つ画情報に対して符
号化を行う符号化部３と、符号化された画情報を伝送す
る発信側の伝送部４と、この伝送部４に対応する受信側
の伝送部６と、上記符号化された画情報を複合化する複
合化部６と、上記摘出部２によって摘出された位置に画
情報を付加する内挿部７と、伝送された画情報を記録す
る記録部８とからなる。符号化部３及び複合化部６には
それぞれ、ランレングス符号化部及びランレングス複合
化部が用いられておシ、白または黒信号の継続する長さ
を符号化して伝送するようになっている。そして、送信
側の読取部１で原稿を走査し、白黒二値に読取られた画
情報を摘出部２において、第２図に示すように偶数ライ
ンと奇数ラインとで位置をずらして画素を間引き、これ
を２ライン毎にジグサ゛クサンプリングして１ライン分
の画情報としてランレングス符号化部３に入力する。第
２図中、斜線を付した画素が摘出部２において間引かれ
る。符号化された画情報は、伝送部４から伝送媒体を経
由して受信側の伝送部５に伝送され、ランレングス複合
化部６に導かれる。

複合化された画情報は、内挿部７に入力され、ここで第
３図に示ずような周辺４画素Ａ、Ｂ、Ｃ。

Ｄによる予測内挿が行われ、元の画情報に復元されたの
ち記録部８より・・−トコピーとして出力されていた。

ここで画情報の間引きが行われるのは、ランレングス符
号化部３からの出力符号化情報量を削減し、伝送時間を
短縮することによって伝送コストを低減させる為である
。

このファクシミリ装置では、前述のようにランレングス
符号化を適用しているが、符号化方式としてランレング
ス符号化よりも圧縮率の高い二次元符号化方式、その中
でも国際電信電話諮問委員会（ＣＣＩＴＴ）勧告Ｔ・４
によってグループ３フアクシミリに標準化されているＭ
Ｒ符号化方式、それを改良したＭＭＲ符号化方式の適用
を考えてみると、隣接ライン上の変化点間の距離を符号
化する同符号化方式に対しては親和性は小さく効果は期
待できない。したがって送信原稿の種類によっては間引
きを行わずにＭＲ，ＭＭＲ符号化方式を施した方が符号
化情報量が少々いという不都合が生じる。

この問題点に対して、間引く画素数を増やし、符号化情
報量を更に削減するということで対処することもできる
。しかしこの場合は、複合化後の画素予測内挿を行う際
に、内挿画素と参照画素との距離が大きくなり相関が減
少することによって予測不一致による画質劣化が大きく
なってしまうという新たな問題点が生じる。

発明の目的本発明は上記従来の問題点を解決するもので、符号化方
式にはＭＲ、ＭＲＲ符号化方式を適用し、間引く画素数
の全画素数の偽以下に押えて、高画質で且つ符号化情報
量を大幅に減少させる事ができる高圧縮の画像装置を提
供することを目的とする。

発明の構成本発明は上記目的を達成するため、送信側では読取り、
二値化された画情報に対して、主走査方向に長さ１のラ
ンを形成する画素を削除して白または黒の同一画素が少
なくとも連続する画素列を形成したうえで、主走査方向
に３以上の画素につき１画素の割合で、毎ライン同一位
置の画素を間引き、ＭＲ、ＭＭＲ符号化を行って伝送し
たのち、受信側では複合化後、間引いた画素位置の右上
、直右の２画素、右下、左上、直方の２画素、左下の１
画素の合計８画素の情報を元に内挿処理をすることによ
って高圧縮の画情報伝達を行うことを要旨とするもので
ある。

実施例の説明本発明の一実施例にかかわる画像装置としてファクシミ
リ装置を示した例が第４図に示しである。

この図において９は原稿を走査し白黒二値に読取る読取
部、１０は第５図に示すような変換を各ライン毎に逐次
行って主走査方向の長さ１のランを削除する前処理部、
１１は第６図に示すように、主走査方向にｎ画素に１画
素（ｎは３以上）毎ライン同一位置の画素を間引く為の
摘出部、１２はＭＲまたはＭＭＲ符号化を行う符号化部
、１３は符号化情報送出の為の伝送部、１４は受信側で
符号化情報を受信するための伝送部、１５はＭＲ。

またはＭＭＦＩ複合化を行う複合化部、１６は間引かれ
た画素を内挿する内挿部、１７はハードコピー出力を得
るための記録部である。第７図は前処理部１００回路構
成を示す図であって第８図に示す画素配列に対して第９
図に示す真理値表に従ってｂをｂ′に変換する回路であ
る。１８は第８図に示す画素す、ｃを与える２ビツトシ
フトレジスタであり、１９は第８図に示す画素ａを与え
る１ビツトシフトレジスタである。係る前処理部１０に
おいて、記録部力・ら導かれる画情報はシフトレジスタ
１８に入力され連続した２個の画素す、ｃを出力する。

シフトレジスタ１９の出力画素ａと上記出力画素す、ｃ
によって第９図に示す真理値表に従った組合せ回路の出
力ｂ′がシフトレジスタ１９に入力される。これによっ
て、例えば第８図中ａ、ｂ、Ｃが第９図最上段に示すよ
うにいずれもＯである場合には、出力画素すにとってか
わるｂ′はＯとなる。ところか、同じく出力画素ａ、ｂ
。

Ｃが第９図中例えば、第３列目に示すように０゜１、○
の信郵であるときは、画素すにとってかわるｂ′は０と
なる。これによって連続する３画素のうち両脇が白の画
素であり、真中のみが黒の画素であるときはこの黒の画
素をノイズとみなして白画素に置換えてしまい長さ１０
ランを削除してしまうのである。同様の事は、第８図中
出力ａ、ｂ。

ｃ　（ＣたいしてａとＣが黒、ｂのみが白の画素を表す
場合にも行われる。この様な動作を１画素ずつずらして
行い、その都度Ａの信号を出力画信号として第４図に示
す摘出部１１に導いている。第１０図は第４図に示され
た摘出部１１゛の回路構成を示す図である。この摘出部
１１は、主走査方向に３画素につき１画素、１ラインに
ついてみると３ｎ−１番目（ｎ＝１．２・・・）の画素
を間引くように構成されている。この図において、２ｏ
は間引く画素の同期信号を作る３進カウンターであり、
２１は間引き後の画情報出力を得る為のシフトレジスタ
である。第１１図は上記摘出部１１の動作を示すタイミ
ングチャートである。このタイミングチャートにもとつ
き摘出部１１の動作を説明する。

主走査同期信号ｄは３進カウンター２ｏに入力され、そ
の出力ｆとの否定との論理積をとることによってｇに示
す波形をえる。一方、前処理部１゜から導かれた画情報
ｅは信号ｆをクロック禁止信号とするシフトレジスタ２
１に入力され、その出力波形ｉ４ｈとなシ３ｎ−１番目
の画情報は間引かれる。間引き後の画情報りは第４図に
示すＭＲ。

ＭＭＲ符号化部１２に導かれ、その同期信号は信号ｇと
なる。

第１２図は第４図に示された内挿部１６の回路構成を示
す図であって、上述の第１０図で説明された摘出部１１
によって間引かれた画情報を内挿する。この図中、２２
．２３はそれぞれ１ライン分の遅延画情報を得るだめの
シフトレジスタ、２４．２５．２６はそれぞれ２画素、
３画素、２画素の連続する画悄幸しを与えるシフトレジ
スタ、２γは後述する内挿すべき画素を決定するための
組合せ回路である。又２８は内挿後の画情報出力の為の
シフトレジスタ、２９はシフトレジスタ２８への入力動
作の同期伯月を与えるだめの２進カウンタ、３０はシフ
トレジスタ２８の動作クロックを作るための３進カウン
ターである。第１３図は上記内挿部１６の動作を示すタ
イミングチト−トであ１つ１．このタイミングチャート
にもとつき内挿部１６の動作を説明する。第４図中符号
１５で示すＭＲ、ＭＭＲ複合化合化部導かれた画情報に
は１ライン遅延シフトレジスタ２２と２ピノ）シフトレ
ジスタ２４に入力され、シフトレジスタ２２の出力け１
ライン遅延シフトレジスタ２３と３ビツトシフトレジス
タ２６に入力され、１ライ・７遅延ンノトレジスタ２３
の出力は２ビツトシフトレジスタ２６に入力される。シ
フトレジスタ２２．２４．２５．２６の計８画素分の出
力信号は、同時に内挿組合せ回路２７に入力される。こ
の内挿組合せ回路２７からの出力信号は内挿画素として
シフトレジスタ２５の１画素及び２画素遅延信号の間に
内挿され、シフトレジスタ２８から第４図に示す記録部
１７に導かれる。波形フは第１１図で示した波形ｄと同
様の主走査同期信号であり、波形１はその棒周期の信号
である。ンフトレジスタ２２．２４に２画素の画情報を
入力する毎にシフトレジスタ２８は信号１に同期して入
力動作を行う。入力動作後３クロックだけｐで示す波形
の信号が動作クロックと１〜で与えられ、３画素分の画
情報が出力される。波形ｐの基本周期は波形１より得て
いるためシフトレジスタ２８は入力動作量に３ビットシ
フト動作を必ずおえることかできる。内挿後の画信号の
周期信号は波形ｐで与えられる。第１４図は、第１２図
に示す内挿組合せ回路２７の入出力画信号の画像上の位
置関係を示す図で、第１６図は信号線との対応を表す図
である。つまり上からＨ，Ｇ、Ｄ、（１，Ｂ、人。

Ｆ、にと言う順序は第１２図に示す内挿組合せ回路２γ
に入力する信号の順序と一致している。第１６図は第１
４図Ａ　、　Ｂ　、　Ｃ、Ｄと内挿画素Ｘの真理値表で
、Ｘの値に○または１とはいっている組合せは前処理部
１ｏで長さ１のランを削除していることから一意的に内
挿画素が決定できる場合であり、水とはいっている組合
せは同じく長さ１のランを削除したことにより内挿処理
によりては出現しない場合で組合せは禁止される。又、
Ｐとはいっている組合せは一意的に内挿画素を決定出来
ない場合で、この場合のみ第１４図に示すように周辺６
画素部ち、Ｅ、Ｆ、Ｂ、Ｃ，Ｇ、Ｈを用いた予測内挿を
行う。内挿画素Ｘの決定に当ってこの内挿画素が一意的
にＯまたは１に決定できる場合とは次のような状態を言
う。即ち、例えば、第１６図中の最上段の列に表わされ
ているように、第１４図中横１列に並んだ画素Ａ、Ｂ、
Ｘ、Ｃ。

Ｄの内、Ａ、Ｂ、Ｃ，Ｉ）がいずれも０のばあいに、内
挿画素Ｘとしてもし１を与えれば、Ｂ、Ｘ、Ｃの間で、
０，１　、Ｏの画素配置状態が生じる。この様な画素配
置状態は、上記前処理部１０において長さ１のランを削
除していることからして、内挿部１６における内挿処理
後には出現する筈のない画素配列である。従って第１４
図中横１段に示すような画素配列に対しては内挿画素Ｘ
の値は０と一意的に定まるのである。以下同図中第２列
目第３列目等の、Ｘとして０または１が与えられている
列については内挿画素Ｘは一意的に定まるのである。

また、内挿処理部には出現しないとした才については次
のような状態を言う。即ち、第１６図中の第６列目に表
わされるように、ゐ１４図中の画ｚｈ、Ｂ、ｃ、ｎ−７
，：それぞれ０，１．０．１だったとする。この場合内
挿画素ＸとしてもしＯを与えれば、第１４図中Ａ、Ｂ、
Ｘの間で０，１，０の画素配列が出現する。この様な画
素配列は、上記前処理部１０において長さ１のランを削
除していることからして、内挿部１６における内挿処理
後には出現する筈のない画素配列である。また逆に、上
記内挿画素Ｘとしてもし１を与えれば、第１４図中Ｘ、
Ｃ，Ｄの間で１．０．１の画素配列が出現するが、これ
も上と同様の理由で出現する筈の々い画素配列である。

したがって本のはいった組合せは無視できるのである。

一方、内挿画素Ｘに対して周辺６画素を用いて予測内挿
を行う場合における予測論理関数は画素の統計的性質に
よシ直方、直右の画素との相関が大きいことから、Ｘ−３才（Ｆ十〇十Ｈ）−１１＊　（Ｅ十Ｂ十Ｇ　）こ
こで、＊：論理積、＋：論理和とした。以上のことから第１４図に示す画素Ａ。

Ｂ、Ｃ，Ｄ、Ｅ、Ｆ、Ｇ、Ｈと内挿画素の真理値表は第
１７図のようになシ、これが第１２図に示す内挿組合せ
回路２３の真理値表として用いられる。

この様な構成作用を有するファクシミリ装置を作動させ
た場合の性能比較を第１８図に示す。この図は、００　
Ｉ　ＴＴファクシミリ用テストチャートＮ００１乃至Ｎ
Ｏ，８を主走査方向８画素／ａｍ、副走査方向３．８５
ライン／　ｍｍの密度で読取った画情報に対してＭＭＲ
符号化を行った場合と本発明によるファクシミリ装置に
よって３画素に１画素の割合で画情報を間引いた上でＭ
ＭＲ符号化を行った場合の符号化情報量の比較図である
。この図からも分るように、平均で約２１％の情報量を
削減している。これから言えることは、本発明のファク
シミリ装置は本発明を適用する前のファクシミリ装置に
対して画質の劣化はたいして受けていないが、情報量を
削減した分だけ大幅な伝送時間の短縮が達成せしめられ
ているということが明らかとなる。

発明の詳細な説明したように本発明によれば、二値化された書画情
報に対して長さ１のシンを削除した上で、３以上の画素
につき毎ライン同一位置の画素を間引くとともに、ＭＲ
、ＭＭＲ符号化と複合化とを組合せ、複合化後の書画情
報に基づいて画素摘出前の情報量を持つ書画情報を作成
するようにしたため、符号化効率が高いとされているＭ
Ｒ。

ＭＭＲ符号化方式に対して更に符号化効率を向上させら
れるので、大幅な伝送時間短編を実現できるという効果
を上げることができる。

【図面の簡単な説明】

第１図は画情報の間引き、内挿を行う従来のファクシミ
リ装置のブロック図、第２図は第１図に示す従来のファ
クシミリ装置の画情報間引ぎ方法を示す画素配列図、第
３図は第１図に示す従来のファクタ９１．１装置の画情
報内挿法における内挿位置と参照画素との位置関係を示
す画素配列図、第４図は本発明の一実施例を示すファク
シミＩＪ装置のブロック図、第５図は第４図の前処理部
における画情報変換パターンを示す図、第６図は第４図
の摘出部における画情報間引き方法を示す画素配列図、
第７図（ｄ第４図の前処理部の回路構成を示すブロック
図、第８図は第７図の信号と画素配置との対応を示す図
、第９図は第７図の回路で行なわれる画情報変換の真理
値を示す図、第１０図は第４図の摘出部の回路構成を示
す図、第１１図は上記摘出部の動作を示すタイミング図
、第１２図は第４図の内挿部の回路構成を示す図、第１
３図は上記内挿部の動作を示すタイミング図、第１４図
は第４図のファクシミリ装置の画情報内挿法における内
挿位置と参照画素の位置関係を示す画素配列図、第１５
図は第１２図に示す内挿組合せ回路の入出力信号線と第
１４図に示す画素との対応を示す図、第１６図は第１４
図に示す画素のうち画素Ａ、Ｂ、、Ｃ，Ｄと内挿画素Ｘ
の真理値を示す図、第１７図は第１４図に示す画素Ａ、
Ｂ、Ｃ１Ｄ、Ｅ、Ｆ、Ｇ、Ｈと内挿画素の真理値を示す
図、第１８図は本発明を適用したファクシミリ装置の符
号化効率の向上効果を示す図である。１．９・・・・・読取部、２，１１・・・・・摘出部、
４゜１３・・・・伝送部（発信側）、５，１４・・・・
・伝送部（着信側）、７，１６・・・・・・内挿部、８
，１７・・・・記録部、１２・・・・ＭＲ、ＭＭＲ符号
化部、１５・・・・・・ＭＲ，ＭＭＲＷ合化部、１８・
・・・・・２ピツトン７トレジスタ、１９・・・・・・
１ビツト遅延シフトレジスタ、２０・・・・３進カウン
ター、２１・・・・・シフトレジスタ、２２．２３・・
・・１ライン遅延シフトレジスタ、２４，２５．２６　
・・・２ビノトシントレジスタ、２７・・・・・内挿組
合せ回路、２８・・・シフトレジスタ。代理人の氏名　弁理士　中　尾　敏　男　ほか１名列１
図第２図第３図第４図第５図 □→□ □−□ 第７図第８図令 ■ 第９図ｉ　コ　０１図：”ｓ　１１図ｅ　／　３　．４　６　’７第１２図ニア；　１３図゛戸第３４図第１６図京−一一鳥Ｕ汁■漿止第１７図

Claims

【特許請求の範囲】

読取り、二値化された書画情報に対して、主走査方向に
長さ１のランを形成する画素を削除して白または黒の同
一画素が少なくとも二個連続する画素列を形成する前処
理部と、主走査方向に３以上の画素につき１画素の割合
で毎ライン同一位置の画素を間引く摘出部と、ＭＲ符号
化またはＭＭＲ符号化を行う符号化部と、ＭＲ複合化ま
たはＭＭＲ複合化を行う複合化部と、複合化後の書画情
報に基づいて、画素摘出前の情報量を持ち且つ同一画素
が少なくとも二個連続する画素列から成る書画情報を作
成する内挿部とを有する画像装置。