JPS60258947A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60258947A JPS60258947A JP59113948A JP11394884A JPS60258947A JP S60258947 A JPS60258947 A JP S60258947A JP 59113948 A JP59113948 A JP 59113948A JP 11394884 A JP11394884 A JP 11394884A JP S60258947 A JPS60258947 A JP S60258947A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drain
- integrated circuit
- mos
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、放射線の照射による特性の劣化を抑制でき
る半導体集積回路装置に関する。
る半導体集積回路装置に関する。
近年、半導体集積回路装置を宇宙空間や原子炉等の放射
線の影響を受ける環境下で使用することが増加している
。ところが、半導体集積回路装置、特にＭＯＳ ）ラン
ジスタによって構成・されたＭＯＳ ＬＳＩに放射線が
照射されると、ＭＯＳトランジスタの素子ｉ９２メータ
（たとえば闇値電圧）が変化し、ＭＯＳ ＬＳＩの論理
閾値の変動や誤・動作を引き起こす。上記ＭＯ８）ラン
ジスタの闇値電圧の変化は、放射線が照射されるとホー
ルがダート酸化膜に蓄積され、界面準位が生成されるこ
とにより生ずるもので、この閾値電圧の変化量は、放射
線照射時のダートバイアスが大きいほど、また、高い電
源電圧が印加されているほど顕著となる。このような放
射線の照射によるＭＯＳ型素子のパラメータ変化につい
ては、” Ｈ、Ｈａｔａｎｏ ｅｔ ａｌ 、 Ｅｌｅ
ｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ。
線の影響を受ける環境下で使用することが増加している
。ところが、半導体集積回路装置、特にＭＯＳ ）ラン
ジスタによって構成・されたＭＯＳ ＬＳＩに放射線が
照射されると、ＭＯＳトランジスタの素子ｉ９２メータ
（たとえば闇値電圧）が変化し、ＭＯＳ ＬＳＩの論理
閾値の変動や誤・動作を引き起こす。上記ＭＯ８）ラン
ジスタの闇値電圧の変化は、放射線が照射されるとホー
ルがダート酸化膜に蓄積され、界面準位が生成されるこ
とにより生ずるもので、この閾値電圧の変化量は、放射
線照射時のダートバイアスが大きいほど、また、高い電
源電圧が印加されているほど顕著となる。このような放
射線の照射によるＭＯＳ型素子のパラメータ変化につい
ては、” Ｈ、Ｈａｔａｎｏ ｅｔ ａｌ 、 Ｅｌｅ
ｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ。
Ｖｏｌ、１９、Ｎｏ２３、ＰＰ ９７７−９７９（１９
８３） ’および” Ｈ，Ｈａｔａｎｏ ｅｔ ａｌ
、 ＩＥＥＥ ＥＬｅｃｔｒｏｎＤｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ 、Ｖｏｌ 、 ＥＤＬ −４、Ｎｏ Ｎ １
２、Ｐ４３５（１９８３）”に詳しく記載されている。
８３） ’および” Ｈ，Ｈａｔａｎｏ ｅｔ ａｌ
、 ＩＥＥＥ ＥＬｅｃｔｒｏｎＤｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ 、Ｖｏｌ 、 ＥＤＬ −４、Ｎｏ Ｎ １
２、Ｐ４３５（１９８３）”に詳しく記載されている。
このため、放射線照射時の素子パラメータの変動を抑制
できる、耐放射線特性の半導体集積回路装置が強く望ま
れている。
できる、耐放射線特性の半導体集積回路装置が強く望ま
れている。
この発明は上記のような事情に鑑みてなされことである
。
。
すなわち、この発明においては、上記の目的を達成する
ために、ダート、ソース間が接続されて第１電源に接続
されるディプレッション型のＰチャネル第１ ＭＯＳ
）ランジスタ、この第１Ｍ０Ｂ ） ７ンジスタのドレ
インにドレインが共通接続されるとともにダート、ソー
ス間が接続されて第２電源に接続されるエンハンスメン
ト型のＮチャネル第２ ＭＯＳ ）ランジスタ、および
上記第１ ＭＯＳ ）ランジスタのソース、ドレイン間
に挿接される抵抗とを設け、上記第１．第２ＭＯ８）ラ
ンジスタのドレイン共通接続点から同一基板上に形成し
た集積回路への電源の供給を５− 行なうように構成したもので、放射線の照射時、電源電
圧の印加を停止（ＯＶに設定）するようにしている。
ために、ダート、ソース間が接続されて第１電源に接続
されるディプレッション型のＰチャネル第１ ＭＯＳ
）ランジスタ、この第１Ｍ０Ｂ ） ７ンジスタのドレ
インにドレインが共通接続されるとともにダート、ソー
ス間が接続されて第２電源に接続されるエンハンスメン
ト型のＮチャネル第２ ＭＯＳ ）ランジスタ、および
上記第１ ＭＯＳ ）ランジスタのソース、ドレイン間
に挿接される抵抗とを設け、上記第１．第２ＭＯ８）ラ
ンジスタのドレイン共通接続点から同一基板上に形成し
た集積回路への電源の供給を５− 行なうように構成したもので、放射線の照射時、電源電
圧の印加を停止（ＯＶに設定）するようにしている。
以下、この発明の一実施例について図面を１照して説明
する。図において、１１はディプレッション型のＰチャ
ネル第１ ＭＯＳ トランジスタで、このＭＯＳ ）ラ
ンラスタ１ノのダート、ソース間が接続されて第１電源
ＶＤＤが供給される端子１２（あるいは電源ライン）に
接続される。
する。図において、１１はディプレッション型のＰチャ
ネル第１ ＭＯＳ トランジスタで、このＭＯＳ ）ラ
ンラスタ１ノのダート、ソース間が接続されて第１電源
ＶＤＤが供給される端子１２（あるいは電源ライン）に
接続される。
上記ＭＯ８）う、ンジスタ１１のドレインには、エンハ
ンスメント型のＮチャネル第２ ＭＯＳ ）ランジスタ
１３のドレインが共通接続され、このＭＯＳ ）ランジ
スタ１３のダート、ソース間が接続されて接地点Ｖｓｓ
（あるいは接地ライン）に接続される。また、上記ＭＯ
Ｓトランジスタ１１のソース、ドレイン間には抵抗１４
が挿接される・そして、上記ＭＯ８）ランジスタ１１．
１３のドレイン共通接続点から、上記ＭＯ８）ランジス
タ１１．１３および抵抗１４と同一基板上に − 形成された集積回路への電源を供給するようにして成る
。
ンスメント型のＮチャネル第２ ＭＯＳ ）ランジスタ
１３のドレインが共通接続され、このＭＯＳ ）ランジ
スタ１３のダート、ソース間が接続されて接地点Ｖｓｓ
（あるいは接地ライン）に接続される。また、上記ＭＯ
Ｓトランジスタ１１のソース、ドレイン間には抵抗１４
が挿接される・そして、上記ＭＯ８）ランジスタ１１．
１３のドレイン共通接続点から、上記ＭＯ８）ランジス
タ１１．１３および抵抗１４と同一基板上に − 形成された集積回路への電源を供給するようにして成る
。
々お、上記Ｐチャネル第１ ＭＯＳ ）ランラスタ１ノ
の閾値電圧Ｖｔｈｐは正の電圧、例えばＰチャネル型Ｍ
Ｏ８）ランジスタへの放射線照射による閾値電圧の変化
量をΔＶｔｈｐとすると［Ｖｔｈｐ＝−１ΔＶｔｈｐ
ｌ／２ Ｊに設定する。また、上記Ｎチャネル第２ Ｍ
ＯＳ ）ランジスタ１３の閾値電圧Ｖｔｈｎも正の電圧
、例えばＮチャネル型ＭＯＳ ）ランジスタへの放射線
照射による閾値電圧の変化量をΔＶｔｈｎとするとｒ
Ｖｔｈｎ ＝ ｌΔＶｔｈｎ ｌ／２ Ｊに設定する。
の閾値電圧Ｖｔｈｐは正の電圧、例えばＰチャネル型Ｍ
Ｏ８）ランジスタへの放射線照射による閾値電圧の変化
量をΔＶｔｈｐとすると［Ｖｔｈｐ＝−１ΔＶｔｈｐ
ｌ／２ Ｊに設定する。また、上記Ｎチャネル第２ Ｍ
ＯＳ ）ランジスタ１３の閾値電圧Ｖｔｈｎも正の電圧
、例えばＮチャネル型ＭＯＳ ）ランジスタへの放射線
照射による閾値電圧の変化量をΔＶｔｈｎとするとｒ
Ｖｔｈｎ ＝ ｌΔＶｔｈｎ ｌ／２ Ｊに設定する。
従って、Ｐチャネル第１ ＭＯＳ ）ランジスタ１１は
通常オン状態、Ｎチャネル第２ ＭＯＳ ）ランジスタ
１３はオフ状態となシ、同一基板上に形成された集積回
路へは、端子１２からＭＯＳ ）ランジスタ１１を介し
て電源ＶＤＤが供給され活） 生化されている。
通常オン状態、Ｎチャネル第２ ＭＯＳ ）ランジスタ
１３はオフ状態となシ、同一基板上に形成された集積回
路へは、端子１２からＭＯＳ ）ランジスタ１１を介し
て電源ＶＤＤが供給され活） 生化されている。
一方、放射線が照射されると、ＭＯＳトランジスタ１１
および１３の閾値電圧はそれぞれ負方向ヘシフトする。
および１３の閾値電圧はそれぞれ負方向ヘシフトする。
これによって、ＭＯＳトランジスｐＨ，１３の閾値電圧
Ｖｔｈｐ 、 Ｖｔｈｎが負とな＃）（ＭＯＳ ）ラン
ラスタ１ノがエンハンスメント型、ＭＯＳトランジスタ
１３がディプレッション型となる）、ＭＯＳトランジス
タ１１はオフ状態、 ＭＯＳ ）ランジスタ１３はオン
状態となる。
Ｖｔｈｐ 、 Ｖｔｈｎが負とな＃）（ＭＯＳ ）ラン
ラスタ１ノがエンハンスメント型、ＭＯＳトランジスタ
１３がディプレッション型となる）、ＭＯＳトランジス
タ１１はオフ状態、 ＭＯＳ ）ランジスタ１３はオン
状態となる。
従って、ＭＯＳトランジスタ１１．１３のドレイン共通
接続点は、はぼＯｖとなり、集積回路への電源の供給が
停止される。この時、抵抗１４には電流が流れ、発熱さ
れる。従って、集積回路へは電源が供給されないため、
素子ノクラメータの変動による特性劣化および誤動作を
抑制できる。
接続点は、はぼＯｖとなり、集積回路への電源の供給が
停止される。この時、抵抗１４には電流が流れ、発熱さ
れる。従って、集積回路へは電源が供給されないため、
素子ノクラメータの変動による特性劣化および誤動作を
抑制できる。
そして、放射線の照射がなくなると、ＭＯＳトランジス
タ１１，１３の閾値電圧Ｖｔｈｐ ＋ Ｖｔｈｎが正方
向にシフトされてもとの値に戻ｐ、ＭＯＳトランジスタ
１ノがオン状態、ＭＯＳトランジスタ１３がオフ状態と
なって、集積回路への電源■ＤＤの供給が再開されて宿
生化される。ここで、閾値電圧Ｖｔｈｐ 、 Ｖｔｈｎ
の回復特性は尚温で加速されるため、上述した抵抗１４
の発熱作用により速やかな特性回復が可能となる。
タ１１，１３の閾値電圧Ｖｔｈｐ ＋ Ｖｔｈｎが正方
向にシフトされてもとの値に戻ｐ、ＭＯＳトランジスタ
１ノがオン状態、ＭＯＳトランジスタ１３がオフ状態と
なって、集積回路への電源■ＤＤの供給が再開されて宿
生化される。ここで、閾値電圧Ｖｔｈｐ 、 Ｖｔｈｎ
の回復特性は尚温で加速されるため、上述した抵抗１４
の発熱作用により速やかな特性回復が可能となる。
なお、上述した速やかな伯１復特性を必要としない場合
は、抵抗１４を設けなくとも充分に動作可能である。ま
た、上記ＭＯ８トランジスタ１１．１３のダート酸化膜
厚を電源を供給する集積回路のＭＯＳ ）ランジスタの
ダート酸化膜厚よ！ｌｌ厚く設定することによシ、保護
すべき集積以上説明したようにこの発明によれば、放射
線の照射による素子／４’ラメータの変動を抑制できる
耐放射線特性の半導体集積回路装置が得られる。
は、抵抗１４を設けなくとも充分に動作可能である。ま
た、上記ＭＯ８トランジスタ１１．１３のダート酸化膜
厚を電源を供給する集積回路のＭＯＳ ）ランジスタの
ダート酸化膜厚よ！ｌｌ厚く設定することによシ、保護
すべき集積以上説明したようにこの発明によれば、放射
線の照射による素子／４’ラメータの変動を抑制できる
耐放射線特性の半導体集積回路装置が得られる。
図面はこの発明の一実施例に係る半導体集積回路装置を
説明するだめの回路図である。 １１・・・第１ ＭＯＳ ）ランジスタ、１３・・・第
２Ｂｆ［）８ ） ？ンジスタ、１４・・・抵抗、ｖＤ
Ｄ・・・第１電源、ｖ■・・・第２電源。 ９− 殆
説明するだめの回路図である。 １１・・・第１ ＭＯＳ ）ランジスタ、１３・・・第
２Ｂｆ［）８ ） ？ンジスタ、１４・・・抵抗、ｖＤ
Ｄ・・・第１電源、ｖ■・・・第２電源。 ９− 殆
Claims (6)
- （１）ダート、ソース間が接続されて第１電源に接続さ
れるディプレッション型のＰチャネル第１ ＭＯＳ ）
ランジスタと、この第１ ＭＯＳ ）ランジスタのドレ
インにドレインが共通接続されるとともにダート、ソー
ス間が接続されて第２電源に接続されるエンハンスメン
ト型のＮチャネル第２ ＭＯＳ ）ランジスタとを具備
し、上記第１゜１第２Ｍ０８）ランジスタのドレイン共
通接続点から同一基板上に形成した集積回路へ電源の供
給′を行なうように構成したことを特徴とする半導体集
積回路装置。 - （２）前記第１．第２Ｍ０８）ランジスタのダート酸化
膜厚倉、前記同一基板上に形成した集積回路を構成する
ＭＯＳトランジスタのダート酸化膜厚よシ厚く形成した
ことを特徴とする特許請求の範囲第１項記載の半導体集
積回路装置。 - （３）前記第１ ＭＯＳ ）ランジスタの閾値電圧は、
放射線の照射によるＰチャネル型ＭＯ８）ラングスタに
おける閾値電圧の変化量の７に設定し、前記ｉ、２ Ｍ
ＯＳ ）ランジスタの閾値電圧は、放射線の照射による
ＮチャネルｆｉＭＯ８）ランジスタにおける閾値電圧の
変化量の１に設定したことを特徴とする特許請求の範囲
第１項記載の半導体集積回路装置。 - （４）ダート、ソース間が接続されて第１電源に接続さ
れるディルッション型のＰチャネル第１ ＭＯＳ ）ラ
ンジスタと、この第１ ＭＯＳ ）ランジスタのドレイ
ンにドレインが共通接続されるとともにダート、ソース
間が接続されて第２電源に接続されるエンハンスメント
型のＮチャネル第２ ＭＯＳ ）ランジスタと、上記第
１ ＭＯＳ ）ランジスタのソース、ドレイン間に挿接
される抵抗とを具備し、上記第１．第２Ｍ０８）ランジ
スタのドレイン共通接続点から同一基板上に形成した集
積□回路へ電源の供給を行なうように構成したことを特
徴とする半導体集積回路装置。 - （５）前記第１．第２ ＭＯＳ ）ランジスタのダート
酸化膜厚を、前記同一基板上に形成した集積回路を構成
するＭＯＳ ）ランジスタのケ゛−ト酸化膜厚より厚く
形成したことを特徴とする特許請求の範囲第４項記載の
半導体集積回路装置。 - （６）前記第１ ＭＯＳ ）ランジスタの閾値電圧は、
放射線の照射によるＰチャネル型ＭＯ８）ランジスタに
おける閾値電圧の変化量の１に設定し、前記第２Ｍ０８
）ランジスタの闇値電圧は、放射線の照射によるＮチャ
ネル型ＭＯＳ ）ランジスタにおける閾値電圧の変化量
の１に設定したことを特徴とする特許請求の範囲第４項
記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113948A JPS60258947A (ja) | 1984-06-05 | 1984-06-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113948A JPS60258947A (ja) | 1984-06-05 | 1984-06-05 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60258947A true JPS60258947A (ja) | 1985-12-20 |
| JPH0125230B2 JPH0125230B2 (ja) | 1989-05-16 |
Family
ID=14625217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113948A Granted JPS60258947A (ja) | 1984-06-05 | 1984-06-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60258947A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869856A (en) * | 1995-12-25 | 1999-02-09 | Nec Corporation | Field effect transistor |
| JP2015095525A (ja) * | 2013-11-11 | 2015-05-18 | 富士電機株式会社 | 半導体回路装置の製造方法および半導体回路装置 |
-
1984
- 1984-06-05 JP JP59113948A patent/JPS60258947A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869856A (en) * | 1995-12-25 | 1999-02-09 | Nec Corporation | Field effect transistor |
| JP2015095525A (ja) * | 2013-11-11 | 2015-05-18 | 富士電機株式会社 | 半導体回路装置の製造方法および半導体回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0125230B2 (ja) | 1989-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803801B2 (en) | CMOS level shifters using native devices | |
| JP3210567B2 (ja) | 半導体出力回路 | |
| US6211725B1 (en) | Low powder CMOS circuit | |
| US6677803B1 (en) | Semiconductor integrated circuit device | |
| US7834677B2 (en) | Transmission gate with body effect compensation circuit | |
| US10158354B2 (en) | Apparatus with electronic circuitry having reduced leakage current and associated methods | |
| JPH05136685A (ja) | レベル変換回路 | |
| JP3080830B2 (ja) | 半導体集積回路 | |
| US6870400B1 (en) | Supply voltage detection circuit | |
| US20040140841A1 (en) | Level transforming circuit | |
| JPH08181598A (ja) | 半導体装置 | |
| JPH0786917A (ja) | インバータ回路 | |
| JPS60258947A (ja) | 半導体集積回路装置 | |
| Chen et al. | A circuit design for the improvement of radiation hardness in CMOS digital circuits | |
| JP3144370B2 (ja) | 半導体装置 | |
| US6326835B1 (en) | Input/output circuit for semiconductor integrated circuit device | |
| JPH01183844A (ja) | 半導体装置 | |
| JPH059963B2 (ja) | ||
| US5342799A (en) | Substrate slew circuit process | |
| JP2819950B2 (ja) | 出力回路 | |
| JPS60147157A (ja) | 半導体集積回路 | |
| JPH05288782A (ja) | 高電位検知回路 | |
| JP3187299B2 (ja) | パワーオン・リセット回路 | |
| JP3197920B2 (ja) | 半導体集積回路 | |
| TW478164B (en) | Level shifter with zero threshold voltage or depletion-type MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |