JPS6025623Y2 - 電子式計算機 - Google Patents
電子式計算機Info
- Publication number
- JPS6025623Y2 JPS6025623Y2 JP7988883U JP7988883U JPS6025623Y2 JP S6025623 Y2 JPS6025623 Y2 JP S6025623Y2 JP 7988883 U JP7988883 U JP 7988883U JP 7988883 U JP7988883 U JP 7988883U JP S6025623 Y2 JPS6025623 Y2 JP S6025623Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock pulse
- data memory
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Description
【考案の詳細な説明】
く技術分野〉
本考案は、たとえば揮発性のデータメモリを備えた電池
駆動式の電子式計算機の改良に関するものである。
駆動式の電子式計算機の改良に関するものである。
く目 的〉
本考案の目的は、従来の如くデータメモリのバックアッ
プ用バッテリーを搭載することなくきわめて簡単な回路
構成により無駄な電力を消費せずにデータメモリの内容
を保存することができるたいへん実用的な電子式計算機
を提供することにある。
プ用バッテリーを搭載することなくきわめて簡単な回路
構成により無駄な電力を消費せずにデータメモリの内容
を保存することができるたいへん実用的な電子式計算機
を提供することにある。
〈実施例〉
以下図にもとづいて本考案を詳細に説明する。
第１図は本考案に係る電子式計算機の要部ブ吊ツク回路
図である。
図である。
図において、１は計算機のオンオフキー（図示せず）の
操作に応答してセット又はリセット状態となるフリップ
フロップ回路、２はクロックパルス発振器であり、この
発振器は前記フリップフロップ回路１のセット出力とリ
セット出力に応じて出力するクロックパルスの周波数が
異なるように戊っている。
操作に応答してセット又はリセット状態となるフリップ
フロップ回路、２はクロックパルス発振器であり、この
発振器は前記フリップフロップ回路１のセット出力とリ
セット出力に応じて出力するクロックパルスの周波数が
異なるように戊っている。
すなわち、前記セット出力を受けた場合は、計算機のシ
ステム全体の動作に必要な高周波数のクロックパルスを
出力し、またリセット出力を受けた場合は、後述するデ
ータメモリの動作に最低必要なりロックパルスを出力す
るように回路構成されている。
ステム全体の動作に必要な高周波数のクロックパルスを
出力し、またリセット出力を受けた場合は、後述するデ
ータメモリの動作に最低必要なりロックパルスを出力す
るように回路構成されている。
なお、この計算機の回路はダイナミック論理構成であり
、適切な周波数のクロックパルスによって各回路が作動
できるものである。
、適切な周波数のクロックパルスによって各回路が作動
できるものである。
３は前記フリップフロップ回路１の出力と前記クロック
パルス発振器２の出力とのアンドをとるアンドゲート回
路、４は制御部（リードオンリメモリ）、５は中央演算
処理装置、６はシフトレジスタ構成のデータメモリであ
り、前記アンドゲート回路３の出力はデータメモリ６以
外の内部回路（たとえば、制御部４・、中央演算処理装
置５）に印加され、また前記データメモリ６には前記ク
ロックパルス発振器２の出力が直接印加されるように構
成されている。
パルス発振器２の出力とのアンドをとるアンドゲート回
路、４は制御部（リードオンリメモリ）、５は中央演算
処理装置、６はシフトレジスタ構成のデータメモリであ
り、前記アンドゲート回路３の出力はデータメモリ６以
外の内部回路（たとえば、制御部４・、中央演算処理装
置５）に印加され、また前記データメモリ６には前記ク
ロックパルス発振器２の出力が直接印加されるように構
成されている。
本考案の電子式計算機は上記の如く構成されているので
、合計算機のオンキーを操作するとフリップフロップ回
路１がセット状態となり、そのセット出力がクロックパ
ルス発振器２とアンドゲート回路３に印加される。
、合計算機のオンキーを操作するとフリップフロップ回
路１がセット状態となり、そのセット出力がクロックパ
ルス発振器２とアンドゲート回路３に印加される。
よって、このときクロックパルス発振器２からは計算機
のシステム全体の動作に必要な高周波数のクロックパル
スが出力され、さらにこの出力はデータメモリ６及びア
ンドゲート回路３を介して他の全ての内部回路（制御部
４及び中央演算処理装置５等）に印加されて計算機の全
システムは作動状態となる。
のシステム全体の動作に必要な高周波数のクロックパル
スが出力され、さらにこの出力はデータメモリ６及びア
ンドゲート回路３を介して他の全ての内部回路（制御部
４及び中央演算処理装置５等）に印加されて計算機の全
システムは作動状態となる。
この状態では内部回路が初期状態に設定される。
一方、この状態から計算機のオフキーを操作すると、フ
リップフロップ回路１はリセット状態に反転し、この反
転出力（リセット出力）によってアンドゲート回路３が
閉成されるとともに、クロックパルス発振器２からは低
周波数のクロックパルスが出力される。
リップフロップ回路１はリセット状態に反転し、この反
転出力（リセット出力）によってアンドゲート回路３が
閉成されるとともに、クロックパルス発振器２からは低
周波数のクロックパルスが出力される。
よって、このとき内部回路４．５へのクロックパルスの
供給が遮断されて該回路は停止されるが、データメモリ
６には発振器２から低周波数のクロックパルスが供給さ
れる。
供給が遮断されて該回路は停止されるが、データメモリ
６には発振器２から低周波数のクロックパルスが供給さ
れる。
しかも、そのクロックパルスはデータメモリ６の動作に
最低必要な低周波数のクロックパルスなので、必要最少
限の電力消費でもってデータメモリ６の内容を保存する
ことが出来る。
最低必要な低周波数のクロックパルスなので、必要最少
限の電力消費でもってデータメモリ６の内容を保存する
ことが出来る。
上記の如く本考案の計算機では、オンキーの操作時はク
ロックパルス発振器２の高周波数クロックパルスにて計
算機システムを作動腰オフキーの操作時はデータメモリ
６のみに動作に最低必要な低周波数クロックパルスを供
給してメモリ内容の保存を図るようにしたので、既存の
回路に若干の補正を加えるだけで遠戚することがき、又
特に動作に最低必要な低周波数クロックにてデータメモ
リ６を作動しているので無駄な電力を消費させることな
くメモリ内容を保存することができる。
ロックパルス発振器２の高周波数クロックパルスにて計
算機システムを作動腰オフキーの操作時はデータメモリ
６のみに動作に最低必要な低周波数クロックパルスを供
給してメモリ内容の保存を図るようにしたので、既存の
回路に若干の補正を加えるだけで遠戚することがき、又
特に動作に最低必要な低周波数クロックにてデータメモ
リ６を作動しているので無駄な電力を消費させることな
くメモリ内容を保存することができる。
〈効 果〉
以上詳細に説明したように、本考案の電子式計算機によ
れは、計算機のオフキーが操作されると、計算機のシス
テム作動用のクロックパルス発振器から低周波数クロッ
クパルスを出力してデータメモリにのみ供給するように
構成したから、従来のように機器内にデータメモリのバ
ックアップ用バッテリーを内蔵することなく、既存の回
路に若干の補正を加えるだけでメモリ内容を保存するこ
とができるので、非常に安価に遠戚することができると
ともに、計算機の小型化並びに超薄型化に寄与すること
ができる。
れは、計算機のオフキーが操作されると、計算機のシス
テム作動用のクロックパルス発振器から低周波数クロッ
クパルスを出力してデータメモリにのみ供給するように
構成したから、従来のように機器内にデータメモリのバ
ックアップ用バッテリーを内蔵することなく、既存の回
路に若干の補正を加えるだけでメモリ内容を保存するこ
とができるので、非常に安価に遠戚することができると
ともに、計算機の小型化並びに超薄型化に寄与すること
ができる。
さらに、データメモリは動作に最低必要な低周波数クロ
ックパルスにて作動されるので、データ保存時に消費さ
れる電力量も最少限に抑えることが出来るなど非常に実
用的な電子式計算機を提供することができる。
ックパルスにて作動されるので、データ保存時に消費さ
れる電力量も最少限に抑えることが出来るなど非常に実
用的な電子式計算機を提供することができる。
第１図は本考案に係る電子式計算機の要部ブロック回路
図である。 １はフリップフロップ回路、２はクロックパルス発振器
、３はアンドケ−１・回路、６はデータメモリ。
図である。 １はフリップフロップ回路、２はクロックパルス発振器
、３はアンドケ−１・回路、６はデータメモリ。
Claims (1)
- 【実用新案登録請求の範囲】 シフトレジスタ構成のデータメモリを備えた電池駆動式
の電子計算機に於て、 計算機のオンオフキーの操作に応答してセット又はリセ
ット状態となるフリップフロップ回路と、 前記フリップフロップ回路のセット出力に応答して計算
機システム全体の動作に必要な高周波数のクロックパル
スを発生し且リセット出力に応答して前記データメモリ
の動作に最低必要な低周波数のクロックパルスを発生し
得るクロックパルス発振器とを備えると共に、 前記クロックパルス発振器の出力を前記データメモリに
供給し、且該発振器出力と前記フリップフロップ回路出
力とのアンド出力を前記データメモリ以外の内部回路へ
供給するように構成したことを特徴とする電子式計算機
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7988883U JPS6025623Y2 (ja) | 1983-05-26 | 1983-05-26 | 電子式計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7988883U JPS6025623Y2 (ja) | 1983-05-26 | 1983-05-26 | 電子式計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5920352U JPS5920352U (ja) | 1984-02-07 |
| JPS6025623Y2 true JPS6025623Y2 (ja) | 1985-08-01 |
Family
ID=30209881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7988883U Expired JPS6025623Y2 (ja) | 1983-05-26 | 1983-05-26 | 電子式計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025623Y2 (ja) |
-
1983
- 1983-05-26 JP JP7988883U patent/JPS6025623Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5920352U (ja) | 1984-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6397338B2 (en) | Power management circuit that qualifies powergood disposal signal | |
| US5086387A (en) | Multi-frequency clock generation with low state coincidence upon latching | |
| JPS62166419A (ja) | 多周波クロック発生装置 | |
| JPS5974434U (ja) | マイクロコンピユ−タの電源供給回路 | |
| JPH0214723B2 (ja) | ||
| WO2002003182A2 (en) | A method and apparatus for power management | |
| US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
| CN114839909A (zh) | 一种低功耗控制系统以及低功耗控制系统内部的交互方法 | |
| US5481690A (en) | Power-efficient external memory access control using external memory enable time durations independent of external memory accessing rate | |
| JPS6025623Y2 (ja) | 電子式計算機 | |
| US5770959A (en) | Circuit for providing the power-up state of an electrical device | |
| US6757352B1 (en) | Real time clock with a power saving counter for embedded systems | |
| JPH07154923A (ja) | 暗電流削減制御方法 | |
| JPH02294760A (ja) | 電子式卓上計算機 | |
| JP2943222B2 (ja) | 電子ディスク装置 | |
| JPS6333806B2 (ja) | ||
| JPH04134509A (ja) | パーソナルコンピュータ | |
| JP2555273Y2 (ja) | バッテリ駆動可能なパーソナル機器 | |
| JPS61160532U (ja) | ||
| JPS61109217U (ja) | ||
| JPH02263220A (ja) | クロック制御回路 | |
| JPS60129574U (ja) | 流体操作弁 | |
| JPH0423337U (ja) | ||
| JPS61185124U (ja) | ||
| JPS6020660U (ja) | 計時装置 |