JPS60254728A - 半導体装置製造用フオトマスク - Google Patents
半導体装置製造用フオトマスクInfo
- Publication number
- JPS60254728A JPS60254728A JP59111629A JP11162984A JPS60254728A JP S60254728 A JPS60254728 A JP S60254728A JP 59111629 A JP59111629 A JP 59111629A JP 11162984 A JP11162984 A JP 11162984A JP S60254728 A JPS60254728 A JP S60254728A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- alignment mark
- photomask
- epitaxial
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造用フォトマスクに係り、特にフ
ォトマスクのアラインメントマークの改良に係る。
ォトマスクのアラインメントマークの改良に係る。
シリコンを用いた半導体装置（例えば集積回路等）にお
いて、単結晶シリコンをエピタキシャル成長する場合、
いわゆるエビシフトと呼ばれる現象がある。これは、第
４図に示すように、例えば（１１１）結晶面のシリコン
基板１上にエピタキシャル成長を行うと、＜１１２＞方
向にパターンがシフトする現象であり、シフト量はエピ
タキシャル成長膜２の膜厚に比例する。そのため、例え
ば集 ′積回路プロセス（例えばバイポーラＩＣプロセ
ス）において、フォトマスクのマスク合せを行う工程で
、エピタキシャル成長前のシリコン基板上に形成したパ
ターン５とエピタキシャル成長後にエピタキシャル成長
層に形成されたパターン４との間でパターン合せ（マス
ク合せ）ｆ：行う場合、エビシフ）１１に相当てる寸法
だけマスク合せマーク（アラインメントマーク）をずら
せる必要がある。ところが、エビシフト量はエピタキシ
ャル成長膜の膜厚に比例するから、エピタキシャル成長
膜の膜厚を変更する毎（二、アラインメントマークを設
計し直し、新しいマスクを設計し直し、新しいマスクを
製作する必要がある。
いて、単結晶シリコンをエピタキシャル成長する場合、
いわゆるエビシフトと呼ばれる現象がある。これは、第
４図に示すように、例えば（１１１）結晶面のシリコン
基板１上にエピタキシャル成長を行うと、＜１１２＞方
向にパターンがシフトする現象であり、シフト量はエピ
タキシャル成長膜２の膜厚に比例する。そのため、例え
ば集 ′積回路プロセス（例えばバイポーラＩＣプロセ
ス）において、フォトマスクのマスク合せを行う工程で
、エピタキシャル成長前のシリコン基板上に形成したパ
ターン５とエピタキシャル成長後にエピタキシャル成長
層に形成されたパターン４との間でパターン合せ（マス
ク合せ）ｆ：行う場合、エビシフ）１１に相当てる寸法
だけマスク合せマーク（アラインメントマーク）をずら
せる必要がある。ところが、エビシフト量はエピタキシ
ャル成長膜の膜厚に比例するから、エピタキシャル成長
膜の膜厚を変更する毎（二、アラインメントマークを設
計し直し、新しいマスクを設計し直し、新しいマスクを
製作する必要がある。
本発明によって解決丁べき問題点は、前記のエピタキシ
ャル成長膜の膜厚を変更する毎（二、アラインメントマ
ークを設計し直さなければならなし）という欠点て・あ
り、本発明は異なるシフト量の位置合せを可能とする半
導体装置製造用フォトマスクを提供する。
ャル成長膜の膜厚を変更する毎（二、アラインメントマ
ークを設計し直さなければならなし）という欠点て・あ
り、本発明は異なるシフト量の位置合せを可能とする半
導体装置製造用フォトマスクを提供する。
本発明においては、所定の微細な間隔でマーク。
スペースが交互に形成されているアラインメントマーク
を半導体装置製造用フォトマスクに形成することによっ
て、上記問題点を解決する。例えば、第１図のように、
第２層のフォトマスクにマーク５、スペース６を交互に
形成したアラインメントマークを設ける。他方、図の斜
線部７をシリコン基板上Ｃ；形成してエピタキシャル成
長を行う（第４図ｊ二対応、斜線部７は５のパターン（
：対応）。そして、エビシフトのない場合（二は第１図
のように位置を合せる。また、エビシフトの生じるエピ
タキシャル成長層上への位置合せには、第２図のよう（
＝エビシフトの量だけフォトマスクのアラインメントマ
ークをずらして位置を合せ、フォト処理を合う。
を半導体装置製造用フォトマスクに形成することによっ
て、上記問題点を解決する。例えば、第１図のように、
第２層のフォトマスクにマーク５、スペース６を交互に
形成したアラインメントマークを設ける。他方、図の斜
線部７をシリコン基板上Ｃ；形成してエピタキシャル成
長を行う（第４図ｊ二対応、斜線部７は５のパターン（
：対応）。そして、エビシフトのない場合（二は第１図
のように位置を合せる。また、エビシフトの生じるエピ
タキシャル成長層上への位置合せには、第２図のよう（
＝エビシフトの量だけフォトマスクのアラインメントマ
ークをずらして位置を合せ、フォト処理を合う。
前記のようＣ二、エビシフト量はエピタキシャル成長膜
の膜厚に比例するから、エビシフト量は設計できる。し
たがって第２図のようにエビシフトの方向と逆方向（二
任意の量だけずらして位置合せのできる本発明における
アラインメントマークを用いると、エピタキシャル成長
膜の膜厚を変えても、同一のアラインメントマークを使
用でき、フォトマスクを作り直す必要がない。
の膜厚に比例するから、エビシフト量は設計できる。し
たがって第２図のようにエビシフトの方向と逆方向（二
任意の量だけずらして位置合せのできる本発明における
アラインメントマークを用いると、エピタキシャル成長
膜の膜厚を変えても、同一のアラインメントマークを使
用でき、フォトマスクを作り直す必要がない。
第３図において、アラインメントマークをマーク５．ス
ペース６とも各２ μｒｌＬｃ ’ｒ ＝ ’２−２ｐ
ｒｎ ） とした。その結果、エビシフト竜１４μｍの
位置合せができた。また同じマスクを用いて異なる種々
のシフト量の位置合せも可能であった。なお、８゜９は
一方向に形成したマーク、スペースに対し、直角方向の
位置合せのための位置合せマークである。
ペース６とも各２ μｒｌＬｃ ’ｒ ＝ ’２−２ｐ
ｒｎ ） とした。その結果、エビシフト竜１４μｍの
位置合せができた。また同じマスクを用いて異なる種々
のシフト量の位置合せも可能であった。なお、８゜９は
一方向に形成したマーク、スペースに対し、直角方向の
位置合せのための位置合せマークである。
本発明ζ二よれば、以上のごとく、一方向に任意の量だ
けずらして下層位置合せマークとの位置合せができ、ま
た、所定の微細間隔のマーク、スペースが交互に形成さ
れたアラインメントマークを用いているので、ずらし量
をマスク上で読取ることができる。そして、エピタキシ
ャル成長膜の膜厚を変化させても、同一のアラインメン
トマークを使用でき、フォトマスクを作り直で必要がな
い利点がある。
けずらして下層位置合せマークとの位置合せができ、ま
た、所定の微細間隔のマーク、スペースが交互に形成さ
れたアラインメントマークを用いているので、ずらし量
をマスク上で読取ることができる。そして、エピタキシ
ャル成長膜の膜厚を変化させても、同一のアラインメン
トマークを使用でき、フォトマスクを作り直で必要がな
い利点がある。
第１図は本発明の半導体装置製造用フォトマスクのアラ
インメントマークを示す図、 第２図は本発明の半導体装置製造用フォトマスクのエビ
シフトがある時の位置合せを示す図、第３図は本発明の
半導体装置製造用フォトマスクの一実施例を示す図、 第４図はエビシフトを説明する図。 １・・・（シリコン）基板 ２・・・エピタキシャル成長層 ６・・・基板上に形成したパターン ４・・・エピタキシャル成長層Ｃ；形成されたパターン
５・・・マーク ６・・・スペース ７・・・斜線部（基板上の位置合せマーク）第１図 第２図
インメントマークを示す図、 第２図は本発明の半導体装置製造用フォトマスクのエビ
シフトがある時の位置合せを示す図、第３図は本発明の
半導体装置製造用フォトマスクの一実施例を示す図、 第４図はエビシフトを説明する図。 １・・・（シリコン）基板 ２・・・エピタキシャル成長層 ６・・・基板上に形成したパターン ４・・・エピタキシャル成長層Ｃ；形成されたパターン
５・・・マーク ６・・・スペース ７・・・斜線部（基板上の位置合せマーク）第１図 第２図
Claims (1)
- 所定の微細な間隔で、マーク及びスペースが一方向に交
互に多数に形成されているアラインメントマークを備え
てなることを特徴とする半導体装置製造用フォトマスク
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111629A JPS60254728A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置製造用フオトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111629A JPS60254728A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置製造用フオトマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254728A true JPS60254728A (ja) | 1985-12-16 |
Family
ID=14566161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111629A Pending JPS60254728A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置製造用フオトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633416A (ja) * | 1986-06-24 | 1988-01-08 | Sony Corp | 半導体装置 |
| JPS63194329A (ja) * | 1987-02-07 | 1988-08-11 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
-
1984
- 1984-05-31 JP JP59111629A patent/JPS60254728A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633416A (ja) * | 1986-06-24 | 1988-01-08 | Sony Corp | 半導体装置 |
| JPS63194329A (ja) * | 1987-02-07 | 1988-08-11 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812418A (en) | Micron and submicron patterning without using a lithographic mask having submicron dimensions | |
| JPH031522A (ja) | レジストパターン形成法 | |
| JPS60254728A (ja) | 半導体装置製造用フオトマスク | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| CN105182681B (zh) | 一种掩模板及在同一硅片上加工多种深度结构的方法 | |
| JPS6041228A (ja) | パタ−ン形成方法 | |
| JP3580992B2 (ja) | フォトマスク | |
| JPH0795543B2 (ja) | エツチング方法 | |
| JPH06214204A (ja) | 液晶表示装置及びその製造方法 | |
| KR0154795B1 (ko) | 액정 표시 장치용 패널 | |
| JPH0276214A (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| JPS6035514A (ja) | ホトリングラフイパタ−ン | |
| JPH02102516A (ja) | 半導体装置の製造方法 | |
| JPH01126651A (ja) | フォトマスク | |
| JPS5975627A (ja) | 半導体装置の製造方法 | |
| JPS6324617A (ja) | ウエハの両面露光法 | |
| JPS59208722A (ja) | 半導体集積回路装置用合せマ−ク | |
| JPS6245111A (ja) | ウエハおよびそれを用いた半導体装置 | |
| JPS607120A (ja) | 半導体基板の位置決め方法 | |
| JPS59110118A (ja) | 半導体装置の製造方法 | |
| JPS62176142A (ja) | 誘電体分離基板の製造方法 | |
| JPS63136516A (ja) | 半導体装置の製造方法 | |
| JPS60194457A (ja) | ホトマスク | |
| JPS6148708B2 (ja) | ||
| JPH05204130A (ja) | レチクル及びマスクとその製造方法 |