JPS60254303A - 数値制御装置 - Google Patents
数値制御装置Info
- Publication number
- JPS60254303A JPS60254303A JP11146684A JP11146684A JPS60254303A JP S60254303 A JPS60254303 A JP S60254303A JP 11146684 A JP11146684 A JP 11146684A JP 11146684 A JP11146684 A JP 11146684A JP S60254303 A JPS60254303 A JP S60254303A
- Authority
- JP
- Japan
- Prior art keywords
- slave
- optical fiber
- controlled system
- controlled
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4142—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by the use of a microprocessor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33161—Data exchange between controller and processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33205—Coax or optical fiber or twisted pair
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33337—For each axis a processor, microprocessor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33342—Master slave, supervisor, front end and slave processor, hierarchical structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Control By Computers (AREA)
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明はマスクの中央処理装置と、これにつながるスレ
ーブの中央処理装置とが、それぞれのデータ処理内容に
よって作業分担を決めて対象機器を数値制御する数値制
御装置に関する。
ーブの中央処理装置とが、それぞれのデータ処理内容に
よって作業分担を決めて対象機器を数値制御する数値制
御装置に関する。
[従来技術]
第3図はその種の従来装置の構成を示すブロック図であ
る。同図において、(10)は数値制御装置と称される
制御装置、(20)は制御対象機器および表示器等を含
む被制御側装置を示す。
る。同図において、(10)は数値制御装置と称される
制御装置、(20)は制御対象機器および表示器等を含
む被制御側装置を示す。
このうち、制御(li装置(10)はマスクの中央処理
装置(以下CPUと言う011)およびその処理に必要
なプログラムやデータを記憶するメモリ(12)と、デ
ータや制御信号を送出するバス(13)と、パス(13
)を介してCPU(11)と結ばれ、制御対象をフィー
ドバック制御するスレーブのCPU(14)およびその
処理に必要なプロゲラみやデータを記憶するメモリ(1
5)と、CPU(14)からの指令により後述のサーボ
モータを制御する駆動アンプ(16)と、制御対象をシ
ーケンス処理するためのCPU(17)およびその処理
に必要なプログラムやデータを記憶するメモリ(18)
と、制御対象との信号の授受を行う入出力インターフェ
ース回路(18)とで構成されている。
装置(以下CPUと言う011)およびその処理に必要
なプログラムやデータを記憶するメモリ(12)と、デ
ータや制御信号を送出するバス(13)と、パス(13
)を介してCPU(11)と結ばれ、制御対象をフィー
ドバック制御するスレーブのCPU(14)およびその
処理に必要なプロゲラみやデータを記憶するメモリ(1
5)と、CPU(14)からの指令により後述のサーボ
モータを制御する駆動アンプ(16)と、制御対象をシ
ーケンス処理するためのCPU(17)およびその処理
に必要なプログラムやデータを記憶するメモリ(18)
と、制御対象との信号の授受を行う入出力インターフェ
ース回路(18)とで構成されている。
また、弗′制御側装置(2o)は上記駆動アンプ(16
)によって電力の供給をうける直流サーボモータ(21
)と、このサーボモータ(21)の位置を検出し、その
位置信号をCPU(+4)にフィードパ・ツクするエン
コーダ(22)と、上記入出力インターフェース回路(
]9)に操作信号や制限信号を与える入力器具(23)
と、この入出力インターフェース回路(18)の出力に
よって動作する出力器具(24)とで構成されている。
)によって電力の供給をうける直流サーボモータ(21
)と、このサーボモータ(21)の位置を検出し、その
位置信号をCPU(+4)にフィードパ・ツクするエン
コーダ(22)と、上記入出力インターフェース回路(
]9)に操作信号や制限信号を与える入力器具(23)
と、この入出力インターフェース回路(18)の出力に
よって動作する出力器具(24)とで構成されている。
ここで、マスクのCPU(11)はメモリ(+2)にプ
ログラムされている内容を解読し、さらに鼻部から与え
られる動作指令によって、位置や速度に関するデータを
スレーブのCPU(14)に、機械入出力に関するデー
タをもう1つのスレーブのCPU (1?’)にそれぞ
れ単位時間毎またはlブロックィσに渡していた。この
データをそれぞれ受けたCPU(14)および(17)
は付随するメモリ(15)および(18)で予め定めら
れた手順でデータ処理を行って直流サーボモータ(21
)の数値制御および出力器具(24)の制御を行ってい
る。なお、シーケンス処理を行う系統に設けられる入出
力インターフェース回路(18)は入力、出力が固定の
ものが用いられていた。
ログラムされている内容を解読し、さらに鼻部から与え
られる動作指令によって、位置や速度に関するデータを
スレーブのCPU(14)に、機械入出力に関するデー
タをもう1つのスレーブのCPU (1?’)にそれぞ
れ単位時間毎またはlブロックィσに渡していた。この
データをそれぞれ受けたCPU(14)および(17)
は付随するメモリ(15)および(18)で予め定めら
れた手順でデータ処理を行って直流サーボモータ(21
)の数値制御および出力器具(24)の制御を行ってい
る。なお、シーケンス処理を行う系統に設けられる入出
力インターフェース回路(18)は入力、出力が固定の
ものが用いられていた。
従来の数値制御装置は以上のように構成されていたので
、制御側装置(10)と被制御側装置(2o)とを芯数
の多いケーブルで結ばれなければならなかった。このこ
とはケーブル長が制限される他、生産ラインで多数の数
値制御装置を使用する場合、制御側装置(10)を1箇
所にまとめて集中管理することが困難であるという欠点
があった。
、制御側装置(10)と被制御側装置(2o)とを芯数
の多いケーブルで結ばれなければならなかった。このこ
とはケーブル長が制限される他、生産ラインで多数の数
値制御装置を使用する場合、制御側装置(10)を1箇
所にまとめて集中管理することが困難であるという欠点
があった。
[発明の概要]
本発明は上記の欠点を除去する目的でなされたもので、
スレーブのcPUにフィードバック制御機能およびシー
ケンス処理機能の少なくとも一方の機能を持たせると共
に、このスレーブのcPUを制御対象機器に伺帯せしめ
、且つ、両端部に光/電気変換器を有する光フアイバケ
ーブルによってマスクのCPUに接続することによって
、制御側装置と被制御装置との間のケーブル本数を著し
く減少させ得、多数の同種の機器を容易に集中管理し得
る数値制御装置を提案するものである。
スレーブのcPUにフィードバック制御機能およびシー
ケンス処理機能の少なくとも一方の機能を持たせると共
に、このスレーブのcPUを制御対象機器に伺帯せしめ
、且つ、両端部に光/電気変換器を有する光フアイバケ
ーブルによってマスクのCPUに接続することによって
、制御側装置と被制御装置との間のケーブル本数を著し
く減少させ得、多数の同種の機器を容易に集中管理し得
る数値制御装置を提案するものである。
[発明の実施例]
第1図は本発明の一実施例の構成を示すプロ・シフ図で
、第3図と同一符号を付したものはそれイれ同一の要素
を示している。そして、第1図では制御側装置を構成し
たスレーブのCPU(14) 、(17)、メモリ(1
5)、(+8) 、駆動アンプ(16)および入出力イ
ンターフェース回路(19)を制御対象機器に付帯せし
めて、これらが被制御側装置(20a)を構成している
。また、こ杵に伴って制御側装置(10a)にDMA
(Direct Memory Access)(31
)を付加してメモリ(12)のデータのリード/ライト
を直接行い得るようにすると共に、制御側装置(10a
)と被制御側装置(2Oa)との間でデータの転送を行
なうべくDMA(31)と光フアイバケーブル(30)
の一端とをパラレル/シリアル変換器(32)および光
/電気変換器(33)を介して接続する一方、スレーブ
のCpU(14)、 (17) ト光7フイバケーブル
(30)(7)他端とを、同様にして、パラレルlシリ
アル変換器(32)および光電気変換器(33)を介し
て接続している。
、第3図と同一符号を付したものはそれイれ同一の要素
を示している。そして、第1図では制御側装置を構成し
たスレーブのCPU(14) 、(17)、メモリ(1
5)、(+8) 、駆動アンプ(16)および入出力イ
ンターフェース回路(19)を制御対象機器に付帯せし
めて、これらが被制御側装置(20a)を構成している
。また、こ杵に伴って制御側装置(10a)にDMA
(Direct Memory Access)(31
)を付加してメモリ(12)のデータのリード/ライト
を直接行い得るようにすると共に、制御側装置(10a
)と被制御側装置(2Oa)との間でデータの転送を行
なうべくDMA(31)と光フアイバケーブル(30)
の一端とをパラレル/シリアル変換器(32)および光
/電気変換器(33)を介して接続する一方、スレーブ
のCpU(14)、 (17) ト光7フイバケーブル
(30)(7)他端とを、同様にして、パラレルlシリ
アル変換器(32)および光電気変換器(33)を介し
て接続している。
なお、第3図では入出力が固定の入出力インターフェー
ス回路(19)を用いているが、この第1図では入出力
が可変の人出力インターフェース回路(19a)を備え
ている。
ス回路(19)を用いているが、この第1図では入出力
が可変の人出力インターフェース回路(19a)を備え
ている。
第2図はこの入出力インターフェース回路(tea)の
詳細な構成および関連機器との接続状態を示すブロック
図で、入出力インターフェース回路(19a)はスレー
ブのCPU(17)のライト信号でその出力信号をラッ
チするラッチ回路(41)と、このラッチ回路(41)
の出力によって、外部機器(46)を動作させる出カド
ライへ回路(42)と、外部機器(48)からの信号を
入力フィルタ回路(44)を介して入力し、スレーブの
CPU(17)のリード信号でラッチする入力ラッチ回
路(43)とで構成され、この入出力インターフェース
回路(19a)と外部機器(4B)とはコネクタ(45
)を介して接続されている。
詳細な構成および関連機器との接続状態を示すブロック
図で、入出力インターフェース回路(19a)はスレー
ブのCPU(17)のライト信号でその出力信号をラッ
チするラッチ回路(41)と、このラッチ回路(41)
の出力によって、外部機器(46)を動作させる出カド
ライへ回路(42)と、外部機器(48)からの信号を
入力フィルタ回路(44)を介して入力し、スレーブの
CPU(17)のリード信号でラッチする入力ラッチ回
路(43)とで構成され、この入出力インターフェース
回路(19a)と外部機器(4B)とはコネクタ(45
)を介して接続されている。
上記の如く構成された本実施例の作用を以下に説明する
。
。
先ず、直流サーボモータ(21)の移動指令および出力
器具(24)への出力信号が制御側装置(108)のマ
スクのCPU(I+)から出力されてメモリ(12)に
書き込まれると、D、M A (31)の作用によりこ
れらのデータがパラレルlシリアル変換器(32)でシ
リアル信号に1次いで、このシリアル信号が光/電気変
換器(33)で光信号にそれぞれ変換され光フアイバケ
ーブル(30)を介して被制御側装置(20a)に送り
込まれる。
器具(24)への出力信号が制御側装置(108)のマ
スクのCPU(I+)から出力されてメモリ(12)に
書き込まれると、D、M A (31)の作用によりこ
れらのデータがパラレルlシリアル変換器(32)でシ
リアル信号に1次いで、このシリアル信号が光/電気変
換器(33)で光信号にそれぞれ変換され光フアイバケ
ーブル(30)を介して被制御側装置(20a)に送り
込まれる。
被制御側装置1(20a)ではこの光信号を光/電気変
換器(33)で電気信号に、パラレルlシリアル変換器
(32)でパラレル信号にそれぞれ変換され、直流サー
ボモータ(21)の移動指令はスレーブのCPU(+4
)に、入力器具(24)への出力信号はスレーブのCP
U(1?)にそれぞれ入力される。
換器(33)で電気信号に、パラレルlシリアル変換器
(32)でパラレル信号にそれぞれ変換され、直流サー
ボモータ(21)の移動指令はスレーブのCPU(+4
)に、入力器具(24)への出力信号はスレーブのCP
U(1?)にそれぞれ入力される。
ここで、CPU(14)はその指令に基づいて直流サー
ボモータ(21)の位置および速度を制御する。一方、
CPU(+?)には上記出力器具(24)への出力信号
の他、入力器具(23)の状態信号が入出力インターフ
ェース回路(19a)を介して取り込まれてここで、シ
ーケンス処理が行なわれる。
ボモータ(21)の位置および速度を制御する。一方、
CPU(+?)には上記出力器具(24)への出力信号
の他、入力器具(23)の状態信号が入出力インターフ
ェース回路(19a)を介して取り込まれてここで、シ
ーケンス処理が行なわれる。
このシーケンス処理の結果、マスタのCPU(It)が
必要とする信号は、′上述したと逆のルートでcpu(
tt)に転送される。
必要とする信号は、′上述したと逆のルートでcpu(
tt)に転送される。
ところで、制御対象機器が他のものに変更になったとき
には、CPt1(1?)に付随するメモリ(18)中の
ROMを変更する等により、CPU(17)がイニシャ
ライズを行うときに、入出力インターフz−ス回路(1
8a)の中で、出力であったアドレスを入力に、また、
入力であったアドレスを出力にそれぞれ変更することが
できる。
には、CPt1(1?)に付随するメモリ(18)中の
ROMを変更する等により、CPU(17)がイニシャ
ライズを行うときに、入出力インターフz−ス回路(1
8a)の中で、出力であったアドレスを入力に、また、
入力であったアドレスを出力にそれぞれ変更することが
できる。
かくして、この実施例によれば、制御側装置(10a)
と被制御側装置(20a)とを1本若しくは僅か・の光
フアイバケーブルで結合するだけで済み、また、これに
よって多数の同種の機器の集中管理が可能になる。
と被制御側装置(20a)とを1本若しくは僅か・の光
フアイバケーブルで結合するだけで済み、また、これに
よって多数の同種の機器の集中管理が可能になる。
なお、上記実施例では直流サーボモータ(21)を制御
するため、および、入力器具(23)の状態に対応して
出力器具(24)をシーケンス制御するためにスレーブ
のCPUを2個用いているが、両方の制御を1つのCP
Uで処理する場合も」−述したと同様に集中管理が可能
である。
するため、および、入力器具(23)の状態に対応して
出力器具(24)をシーケンス制御するためにスレーブ
のCPUを2個用いているが、両方の制御を1つのCP
Uで処理する場合も」−述したと同様に集中管理が可能
である。
また、上記実施例では駆動アンプを介して直流サーボモ
ータを制御する場合について説明したが、インバータを
介して交流サーポモークを制御する場合にも本発明を適
用することができる。
ータを制御する場合について説明したが、インバータを
介して交流サーポモークを制御する場合にも本発明を適
用することができる。
一方、上述したCPUの機能はマイクロプロセッサとメ
モリで構成した例を示したが、これをディジタルシグナ
ルプロセッサ(nsp)で構成してもよいことは勿論で
ある。、 「発明の効果1 以」二の説明によって明らかな如く本発明によれば、マ
スクの中央処理装置に対してデータの処理内容を分担す
るスレーブの中央処理装置を制御対象機器に伺帯せしめ
、且つ、両端部に光/電気変換器を有する光フアイバケ
ーブルによってマスクの中央処理装置とスレーブの中央
処理装置とを接続しているので、制御側装置と被制御側
装置を結ぶケーブル本数が著しく低減せられ、また、光
フアイバケーブルを用いているので耐ノイズ性の向上に
より制御側装置と被制御装置を任意の位置に設置し得、
同種の多数の装置の集中管理が著しく容易化されるとい
う効果が得られる。
モリで構成した例を示したが、これをディジタルシグナ
ルプロセッサ(nsp)で構成してもよいことは勿論で
ある。、 「発明の効果1 以」二の説明によって明らかな如く本発明によれば、マ
スクの中央処理装置に対してデータの処理内容を分担す
るスレーブの中央処理装置を制御対象機器に伺帯せしめ
、且つ、両端部に光/電気変換器を有する光フアイバケ
ーブルによってマスクの中央処理装置とスレーブの中央
処理装置とを接続しているので、制御側装置と被制御側
装置を結ぶケーブル本数が著しく低減せられ、また、光
フアイバケーブルを用いているので耐ノイズ性の向上に
より制御側装置と被制御装置を任意の位置に設置し得、
同種の多数の装置の集中管理が著しく容易化されるとい
う効果が得られる。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は同実施例の主要な要素の詳細な構成を示すブロッ
ク図、第3図は従来装朽の構成を示すブロック図である
。 (loa)・・・制御側装置、 (11)・・・マスクの中央処理装置、(12)、(1
5)、(18)・・・メモリ、(14>、(17)・・
・スレーブの中央処理装置、(20)・・・被制御側装
置、 (30)・・・光フアイバケーブル (33)・・・光/電気変換器。 なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人 大 岩 増 #l゛ 手続補正書(自92) 21発明の名称 3シ仙制御3Il装置 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社 代表者片山仁八部 4、代理人 住 所 東京都千代田区丸の内二丁目2番3号三菱電機
株式会社内 5 補汀、の対象 6、・ 補正の内容 (1)明細書の特許請求の範囲を別紙の通り補正する。 (2)同書第7頁第11行の「入力器具」という記載を
「出力器具」と補正する。 (3)図面中第1図を別紙の通り補正する。 7、 添付書類の目録 (1)補正後の特許請求の範囲を記載した書面 1通(
2)図 面 1通 以上 補正後の特許請求の範囲を記載した書面マスクの中央処
理装置と、これにつながれるスレーブの中央処理装置と
が、それぞれのデータ処理内容によって作業分担を決め
て制御対象機器を数値制御する数値制御装置において、
前記スレーブの中央処理装置にフィードバック制御機能
およびシーケンス処理機能の少々くとも一方の機能をを
前記制御対象機器に付帯せしめ、且つ、両端部に光/電
気変換器を有する光フアイバケーブルによって前記マス
クの中央処理装置に接続したことを特徴とする数値制御
装置。
2図は同実施例の主要な要素の詳細な構成を示すブロッ
ク図、第3図は従来装朽の構成を示すブロック図である
。 (loa)・・・制御側装置、 (11)・・・マスクの中央処理装置、(12)、(1
5)、(18)・・・メモリ、(14>、(17)・・
・スレーブの中央処理装置、(20)・・・被制御側装
置、 (30)・・・光フアイバケーブル (33)・・・光/電気変換器。 なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人 大 岩 増 #l゛ 手続補正書(自92) 21発明の名称 3シ仙制御3Il装置 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号名 称
(601)三菱電機株式会社 代表者片山仁八部 4、代理人 住 所 東京都千代田区丸の内二丁目2番3号三菱電機
株式会社内 5 補汀、の対象 6、・ 補正の内容 (1)明細書の特許請求の範囲を別紙の通り補正する。 (2)同書第7頁第11行の「入力器具」という記載を
「出力器具」と補正する。 (3)図面中第1図を別紙の通り補正する。 7、 添付書類の目録 (1)補正後の特許請求の範囲を記載した書面 1通(
2)図 面 1通 以上 補正後の特許請求の範囲を記載した書面マスクの中央処
理装置と、これにつながれるスレーブの中央処理装置と
が、それぞれのデータ処理内容によって作業分担を決め
て制御対象機器を数値制御する数値制御装置において、
前記スレーブの中央処理装置にフィードバック制御機能
およびシーケンス処理機能の少々くとも一方の機能をを
前記制御対象機器に付帯せしめ、且つ、両端部に光/電
気変換器を有する光フアイバケーブルによって前記マス
クの中央処理装置に接続したことを特徴とする数値制御
装置。
Claims (1)
- マスクの中央処理装置と、これにつながれるスレーブの
中央処理装置とが、それぞれのデータ処理内容によって
作業分担を決めて制御対象機器を数値制御する数値制御
装置おいて、前記スレーブの中央処理装置にフィード八
アク制御機能およびシーケンス処理機能の少なくとも一
方の機能を持たせると共に、このスレーブの中央処理装
置を前記制御対象機器に付帯せしめ、且つ、両端部に光
/電気変換器を有する光フrイバケーブルによって前記
マスクの中央処理装置に接続したことを特徴とする数値
制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11146684A JPS60254303A (ja) | 1984-05-31 | 1984-05-31 | 数値制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11146684A JPS60254303A (ja) | 1984-05-31 | 1984-05-31 | 数値制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60254303A true JPS60254303A (ja) | 1985-12-16 |
Family
ID=14561955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11146684A Pending JPS60254303A (ja) | 1984-05-31 | 1984-05-31 | 数値制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60254303A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154697A (ja) * | 1985-12-26 | 1987-07-09 | 株式会社東芝 | 電気回路装置 |
JPS6366609A (ja) * | 1986-09-08 | 1988-03-25 | Mitsubishi Electric Corp | 数値制御装置 |
JPS6462710A (en) * | 1987-09-02 | 1989-03-09 | Fanuc Ltd | Spindle control system and numerical controller |
JPH02101505A (ja) * | 1988-10-08 | 1990-04-13 | Fanuc Ltd | 主軸制御方式 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56758A (en) * | 1979-06-15 | 1981-01-07 | Hitachi Cable Ltd | Bidirectional optical transmission system |
JPS5621794A (en) * | 1979-07-30 | 1981-02-28 | Fujitsu Fanuc Ltd | Controlling system for industrial robot |
JPS57111607A (en) * | 1980-12-26 | 1982-07-12 | Fanuc Ltd | Numerical control device |
JPS5839803A (ja) * | 1981-09-03 | 1983-03-08 | Nippon Air Brake Co Ltd | 衝撃防止装置 |
-
1984
- 1984-05-31 JP JP11146684A patent/JPS60254303A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56758A (en) * | 1979-06-15 | 1981-01-07 | Hitachi Cable Ltd | Bidirectional optical transmission system |
JPS5621794A (en) * | 1979-07-30 | 1981-02-28 | Fujitsu Fanuc Ltd | Controlling system for industrial robot |
JPS57111607A (en) * | 1980-12-26 | 1982-07-12 | Fanuc Ltd | Numerical control device |
JPS5839803A (ja) * | 1981-09-03 | 1983-03-08 | Nippon Air Brake Co Ltd | 衝撃防止装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62154697A (ja) * | 1985-12-26 | 1987-07-09 | 株式会社東芝 | 電気回路装置 |
JPS6366609A (ja) * | 1986-09-08 | 1988-03-25 | Mitsubishi Electric Corp | 数値制御装置 |
JPS6462710A (en) * | 1987-09-02 | 1989-03-09 | Fanuc Ltd | Spindle control system and numerical controller |
WO1989002104A1 (en) * | 1987-09-02 | 1989-03-09 | Fanuc Ltd | Spindle control method and numerical controller |
JPH02101505A (ja) * | 1988-10-08 | 1990-04-13 | Fanuc Ltd | 主軸制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69736680T2 (de) | System und gerät zur bussteuerung | |
JPS61141065A (ja) | 画像表示信号発生装置 | |
JP3059520B2 (ja) | データ処理装置及びファクシミリ装置 | |
EP0055301B1 (en) | Numerical control unit | |
JPS60254303A (ja) | 数値制御装置 | |
JPS61175706A (ja) | 数値制御装置 | |
ES8601517A1 (es) | Un metodo para transferir informacion entre microprocesadores en un sistema de control de proceso descentralizado | |
JPS61154493A (ja) | サーボモータの駆動制御装置 | |
JP3206910B2 (ja) | Dma転送方法 | |
JPS6344266A (ja) | デ−タ伝送方式 | |
JPS6093513A (ja) | 数値制御装置におけるアプリケ−シヨンシステムのデ−タ入出力器 | |
JPS6353607A (ja) | コンピユ−タ化数値制御装置 | |
JPH03245204A (ja) | 数値制御装置 | |
JPH02136918A (ja) | 分散処理における書式オーバレイ出力処理方式 | |
JPS6063654A (ja) | 共通並列バス方式 | |
JPS63240170A (ja) | 電子フアイルシステム | |
JPS60175104A (ja) | 数値制御装置システム | |
JPS62211768A (ja) | 情報処理装置 | |
JPS63163952A (ja) | デ−タ転送方式 | |
JPS6168665A (ja) | 電子計算機における入出力制御装置 | |
JPS6295654A (ja) | 非同期デ−タ伝送方式 | |
JPH07109595B2 (ja) | Lanアダプタの制御方式 | |
JPH0652483B2 (ja) | 工作機械の情報遠隔管理装置 | |
JPS62235603A (ja) | 計算機の端末機能を有する数値制御装置 | |
JPH03251946A (ja) | 情報処理システムの入出力制御方式 |