JPS6025261A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6025261A
JPS6025261A JP58132002A JP13200283A JPS6025261A JP S6025261 A JPS6025261 A JP S6025261A JP 58132002 A JP58132002 A JP 58132002A JP 13200283 A JP13200283 A JP 13200283A JP S6025261 A JPS6025261 A JP S6025261A
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
semiconductor element
heat dissipating
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58132002A
Other languages
English (en)
Other versions
JPH041502B2 (ja
Inventor
Shinjiro Kojima
小島　伸次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58132002A priority Critical patent/JPS6025261A/ja
Publication of JPS6025261A publication Critical patent/JPS6025261A/ja
Publication of JPH041502B2 publication Critical patent/JPH041502B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 トランジスタ、サイリスタ等の中、小電力用半導体素子
の外囲器構造に係り、特に放熱板′：ｆ：有し、かつ半
導体素子と放熱板との間を絶縁した中、小電力用半導体
素子の外囲器に関する。
〔発明の技術的背景〕
電力用半導体装置は動作時発生する熱を放出し易くする
ために半導体素子の支持基板が放熱板を兼ねる構造とな
っている。熱伝導を良くするため半導体素子は支持基板
と絶縁されていないので、支持基板は半導体素子の一つ
の電極と同電位となっている。第１図はこのことを説明
するための従来の半導体装置の縦断面図である。リード
フレームのアウターリード１と放熱板１１とは一体とな
っている異形材を使用し、プレス加工によって得ている
。アウターリード１と放熱板１１とに段差があり、また
放熱板１１は半導体素子６の支持基板を兼ねている。半
導体素子６は半田付２により放熱板１１に固着されてい
る。４はボンディング線で５はモールド樹脂である。従
来例の第１図に示す通り半導体素子６と放熱板１１との
間は半田で接着され絶縁はとられていない。したがって
放熱板１１は半導体素子上の一つの′電極と同電位とな
っている。該半導体装ｉｔｋ実用する場合放熱板１１の
放熱だけでは不足で、更に外部の別の放熱板や放熱器に
取付けて使用されるのが普通である。このため該半導体
装１ｄを電子回路の一つの構成部品としてイｉｌｊ用す
る場合、放熱板１１は外部の取伺板７と絶縁される必要
がある。実際には第１図に示す通り取（＝Ｊ板７と放熱
板１１との間には絶縁シート６を、寸た取付ビスと放熱
板１１との間には絶縁ワッシャー６１等を用い絶縁を得
ている。また最近では、この絶縁シー１・６、絶縁ワ、
ンヤー６１に相当する部分を樹脂５で形成した絶縁形樹
脂封止半導体装置もあるが、いずれの場合も半導体素子
１個につき１個のパッケージでハイブリッド形ではない
。
し背型技術の問題点Ｊ 前記のように従来の半導体装置を取刊けるとき絶縁シー
ト６と絶縁ワッシャー６１を用い取付板７との絶Ｒを得
ているが、この場合放熱板１１の下面と取旬板７の取付
面との密着性が常に放熱性の良否を左右する。通常は絶
縁シート６にはマイカレックスを用いシリコーングリー
スを塗り密着性の不均一による放熱性の低下を防止して
いる。また絶縁ワッシャー６１ヲ取付穴に入れてネジ止
めを施すが、このときの締め付トルクにも制限をし、絶
縁が保たれる様にしている。したがって取イ月けに関し
てはかなりの注意が必要とされ、取付作業性が劣るとい
う欠点がある。特に該半導体装置を複数個並べて使用す
る場合は非當に大変な作業となり問題である。
次に従来の半導体装置では、リードフレームが放熱板１
１と一体となっているので、半導体素子の消費電力に応
じたリードフレームが必要となり、しかも銅系材料を使
用せざるを得ない。したがって半導体装置も重く、価格
も割高となる。なおパワーＩＣ等のリードフレームでは
半導体ペレットのマウント部と放熱板とは同電位である
か、イノナーリードと放熱板との絶縁は必要であるため
、モールド樹脂を介在させ絶縁をとる方式がある。
この場合モールド時の成形圧力等でインナーＩＪ−１・
が垂れ下り、電気的短絡現象を生ずる欠点がある。
〔発明の目的〕
従来の半導体装置ではり−トフレームと放熱板が一体と
なり、かつ半導体素子と放熱板とは電気的に絶縁されて
いないため前記の問題点が存在する。本発明の目的は半
導体装置内で半導体素子と放熱板との間を絶縁した、取
付作業性等を改良した半導体装置を提供することである
。
〔発明の概要〕
第２図は本発明による半導体装置の一例で、第１図の従
来例に対応するものである。なお以後の各図において同
一部分は同一符号を使用する。アルミニウム板又は銅板
に絶縁接着剤１２、例えばエポキシ系の絶縁物を使用し
て銅箔を貼り（＝Ｊけた絶縁基板を用い、該銅箔には少
なくとも一つの半導体素子を搭載するためのエリア１６
ヲ有するパターンをエツチングによって形成する。しか
る佐ブレス加工によって用架の外形の絶縁形放熱板１１
’　ｔ　（！↑る。一方銅系又は鉄系の材料を使用し、
少なくとも一つの半導体素子を搭載するためのチップマ
ウントランド１６を設けたリードフレームをエツチング
又はプレス加工により形成し、リードフレームのアウタ
ーリード１とチップマウントランド１６とに段差を有す
るよう曲げ加工をする。次に前記放熱板の銅箔面のエリ
ア１６と前記リードフレームのチップマウントランド１
６とが重なるようにキロ」付け２′等でチップマウント
ラッド１６ヲエリア１６に接潰し、放熱板付絶縁形リー
ドフレームを得る。このリードフレームのチップマウン
トランド１６に半導体素子６を半田付け２等で固着する
。さらにボンディングワイヤ４を用いて半導体素子上の
ポンディングパッドとリードフレーム上のボンディング
・フッドとを結線する。樹脂５をモールディング等によ
り封止することにより樹脂封止放熱板付絶縁形半導体装
置が得られる。第２図に示すように放熱板１１′は絶縁
層１２によって半導体素子６と絶縁されており、取付板
７の取付けに絶縁シート６と絶縁ワッ／ヤー６１全必要
としない。以上のごとく本発明は放熱板上に高熱伝導性
を持つ絶縁膜を介して銅箔面を有する放熱板とリードフ
レームとの組合せ構造に特徴がある。
〔発明の実施例〕
本発明の実施例として第６図にダーリントントラノジス
タアレイ半導体装置の外観図を示す。同図（ａ）は平面
図、同図（ト）は正面図である。第４図は該半導体装置
の内部構造図で、説明のためモールド樹脂を取り除いた
状態を図示しである。第５図は該半導体装置の電気結線
図を示す。第６図にパターンが形成された絶縁形放熱板
を示す。同図（ａ）は平面図、同図（ｂは右方側面図、
同図（ｃ）ばＡ　−Ａ’断面図、同図（ｄＪは正面図、
同図（ｅ）は下面図である。
第７図は放熱板の面付は図、第８図はリードフレームで
、同図（ａ）はダーリントントランジスタ素子４個を搭
載できる１連の平面図である。同図わはＢ　−Ｂ’線部
分断向図である。第６図の絶縁形放熱板の製造工程は次
の通りである。基材としては厚さ２間のアルミニウム板
に高熱伝導性を有する絶縁接着剤を使用して銅箔（３５
μｍｎ　）を貼った例えばＨＩＴＴプレート（デンカ社
商品名）を使用する。
第７図は放熱板の面付は図で、同図に示すようにｆ（Ｉ
　Ｔ　Ｔプレートの銅箔側に半導体素子を搭載するタメ
のエリア１６のレジストパターンを配設し、エツチング
加工によりエリア１６ヲ残し、その他の銅箔を除去し絶
縁層１２を露出させる。次にプレスにより放熱板の外形
及び取付穴８をプレス加工するために設けるガイド穴１
５を放熱板１個に対して２穴あける。その後シャーリン
グ加工により短冊に切断し、プレス加工により外形抜き
をする。更に放熱板とモールド樹脂の密着度を良くし、
面１湿性を確保するために、放熱板１１′の外周の両面
若しくは片面を潰し、潰し部１４′ｆ：形成する。
次にリードフレームは銅系素材例えばＫＩｉ’Ｃ（神戸
製鋼商品名）の厚さ０５πｍの銅板を使用し第８図（ａ
）に示すように４素子がマウントできる形状（′（エツ
チング加工する。第８図（ト）は同図（ａ）のＢ−Ｂ’
線断面の段差部分の拡大図である。図に示すようにリー
ド面よりチップマウントランド而を０．５４Ｊｆｆ下け
るように曲げ加工を施し、同時にリードの半導体装−Ｔ
Ｆのマウント面側には耐湿性を確保するためのＶ溝をプ
レス加工により設ける。次に前記絶縁形放熱板（第２図
と第６図参照９のエリア１６と前記リードフレームのチ
ップマウントランド１６とが重なるように半田付け２′
にてエリア１６にチップマウントランド１６′ｆｆ：接
着する。半田２′の融点は２２０〜２３０℃が望しい。
リードフレーｌ、のチップマウントランド１６にダーリ
ントントランジスタ素子６を４個所に、ダイオードマウ
ント用パッドにダイオード９を２個所に、それぞれ早目
」付け２でマウントする。半田２の融点は前記半田２′
より低く、ｓｎ　：　ｐｂ　ｕ　６３　：　３７で１８
３℃でよい。次に金線のポンディフグワイヤ４により半
導体素子６及びダイオード９のペレット上のポンディン
グパッドとリードフレーム」二のボンディングパッドト
ヲ電気的に結線し第５図に示す電子回路が得られる。
ペレットのパッド及びボンディングワイヤヲ保護する意
味でエンキャップ樹脂（ＲＴＶ　シリコーンゴム〕を使
用し半導体素子及びダイオード周辺部をおおった後、モ
ールド樹脂（エボギシ系）でトランスファーモルト成形
して第１図に示すダーリントントランジスタアレイの樹
脂封止放熱板（１絶縁形半導体装置が得られる。
本実施例ではＨＩＴＴプレート（デンカ社商品名つを使
用したが他のメーカーが扱っているアルミニウム絶縁基
板はもとより、アルミニウム板の代りに銅系材料であっ
てもよい。塘た本実施例では半導体素子４個、ダイオー
ド２個Ｆｔとめて１つのパッケージに装着したが、半導
体素子１個でもダイオード１個でも本発明の目的を果す
構造が得られる。また絶縁銅箔基板上のパターンは、本
実施例ではリードフレームのチップマウントランド１６
と重なるエリヤ１６であるが、銅箔基板上にその他の銅
箔パターンがあり、該パターン上に他の半導体素子が取
付けられていても差支えない。
〔発明の効果〕
本発明による樹脂封止放熱板付絶縁形半導体装置では半
導体素子と放熱板とが互に絶縁されているので、取付板
に取り付ける際従来の半導体装置では必ず使用していた
絶縁シートや絶縁ワッシャーが不要となる。また取付け
る時従来は締付はトルク及び絶縁物の破損等に対し、細
心の注意を必要とし、取付の作業性が劣っていたが、本
発明の半導体装置では取付が容易で作業性が大幅に改善
される。！、た従来の半導体装置ではリードフレームと
放熱板が一体となっているが、不発１刃の半導体装置で
はリードフレームと放熱板は別々に作成された後、接着
する構造となっているので、半導体装置の消費電力に応
じて放熱板の基材の選択が可能で、放熱板とリードフレ
ームの組み合せに自由度がある。
′＝ｉた半導体素子を複数個並べて使用するような回路
構成の場合には本発明の放熱板を使用した半導体装置で
は、放熱板の銅箔パターンを利用し、半導体素子の集積
度をあげ、結果として該回路構成の半導体装置を小形に
１′ることかできる。絶縁層を持たない放熱板を使用し
た半導体装置では、半導体素子をマウントする部分と放
熱板とは同電位で、モールド成形時にインナーリードが
垂れ下り、放熱板と接触し、電気的短絡を生ずる欠点が
あるが本発明の半導体装置ではその心配は全くない。
【図面の簡単な説明】
第１図は従来の半導体装置の縦断面図、第２図は本発明
半導体装置の縦断面図、第６図（ａ）　、　（Ｂは本発
明実施例のダーリントントランジスタアレイを示すそれ
ぞれ平面図、正面図、第４図（ａ）、（ト）は第６図ア
レイの樹脂を取除いた内部構造を示すそれぞれ平面図、
　１ｆｌ１１面図、第５図は第６図アレイの電気結線図
、第６図（ａ）〜（ｅ）は第６図アレイの放熱板を示す
それぞれ平面図、側面図、Ａ−Ａ’線断面図、正面図、
下面図、第７図は第６図（ａ）放熱板の面イボは図、第
８図（ａ）、わは第６図アレイに用いたリードフレーム
のそれぞれ１連平向図、Ｂ−Ｂ’線部分断面図である。 １・・・アウターリード（リードフレーム〕、２゜２′
・・・半田付、６・・・半導体素子、５・・・モールド
樹脂、６・・・絶縁シート、８・・・取付穴、１１、．
１１’・・・放熱板、１２・・・絶縁層、１６川エリア
、１４・・・潰し部、１６・・・チップマウントランド
。 特許出願人　東京芝浦電気株式会社 第１１９ｉｊ Ｉｚ　ＩＩ 第３図 ２・８ 第４図 第５図 第６図 第　７図 「− ト 第８図

Claims (1)

  1. 【特許請求の範囲】 １（ａ）　アルミニウム板又は銅板と銅箔との間に絶縁
    物を介してなる絶縁基板を用い、かつ該銅箔には少なく
    とも一つの半導体素子全搭載するためのエリアを有する
    パターンが形成された放熱板があり、 申）一方少なくとも一つの半導体素子を搭載するための
    チップマウントランドを設けた銅系又は鉄系リードフレ
    ームがあり、 （ｃ）　前記放熱板の銅箔面のエリアに前記リードフレ
    ームのチップマウントランドが重なるようにチップマウ
    ントランド全接着してなる放熱板付絶縁形リードフレー
    ムを用い、（ｄ）　半導体素子を該リードフレームのチ
    ップマウントランドにマウントし、ワイヤボンディング
    し、樹脂封止してなること↓ を特徴とする樹脂封止放熱板付絶縁形半導体装置。
JP58132002A 1983-07-21 1983-07-21 半導体装置 Granted JPS6025261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58132002A JPS6025261A (ja) 1983-07-21 1983-07-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58132002A JPS6025261A (ja) 1983-07-21 1983-07-21 半導体装置

Publications (2)

Publication Number Publication Date
JPS6025261A true JPS6025261A (ja) 1985-02-08
JPH041502B2 JPH041502B2 (ja) 1992-01-13

Family

ID=15071253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58132002A Granted JPS6025261A (ja) 1983-07-21 1983-07-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS6025261A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514146A (ja) * 2006-08-11 2010-04-30 ヴィシャイ ジェネラル セミコンダクター エルエルシー 半導体装置及び放熱能力を向上させた半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514146A (ja) * 2006-08-11 2010-04-30 ヴィシャイ ジェネラル セミコンダクター エルエルシー 半導体装置及び放熱能力を向上させた半導体装置の製造方法

Also Published As

Publication number Publication date
JPH041502B2 (ja) 1992-01-13

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US7443022B2 (en) Board-on-chip packages
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JPH0777258B2 (ja) 半導体装置
JPH09129811A (ja) 樹脂封止型半導体装置
JPS6042620B2 (ja) 半導体装置の封止体
JPH0491458A (ja) 半導体装置
JPH09199629A (ja) 半導体装置
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
JP2905609B2 (ja) 樹脂封止型半導体装置
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
JPH0637217A (ja) 半導体装置
JP2564771B2 (ja) 放熱板付き半導体装置及びその製造方法
JPH0719876B2 (ja) 半導体装置
JPS6025261A (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JPH03280453A (ja) 半導体装置及びその製造方法
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH05275570A (ja) 半導体装置
JPH04115540A (ja) 放熱板付き半導体装置の製造方法
JPH06342873A (ja) 半導体装置の製造方法
JPH0831986A (ja) 放熱板付半導体装置