JPS60251678A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPS60251678A JPS60251678A JP59108952A JP10895284A JPS60251678A JP S60251678 A JPS60251678 A JP S60251678A JP 59108952 A JP59108952 A JP 59108952A JP 10895284 A JP10895284 A JP 10895284A JP S60251678 A JPS60251678 A JP S60251678A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- wavelength
- energy band
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
- H01L25/043—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
本発明は、半導体受光素子に関するもので、具体的には
、光通信システムの経済化を目的とした波長多重通信方
式等に用いることができる。同時に入射された複数の異
なった波長による独立の光信号を受けてこの複数の信号
を別個に効率よく区別して受信することのできる複数波
長の半導体受光素子の構造に関するものである。
、光通信システムの経済化を目的とした波長多重通信方
式等に用いることができる。同時に入射された複数の異
なった波長による独立の光信号を受けてこの複数の信号
を別個に効率よく区別して受信することのできる複数波
長の半導体受光素子の構造に関するものである。
従来の技術
本発明と目的を同一にする半導体２波長受光素子に関す
る発明は従来からもいくつか見受けられる。その構成及
び動作上の原理はいずれも同一でｓｂその例の一つを次
に述べる。
る発明は従来からもいくつか見受けられる。その構成及
び動作上の原理はいずれも同一でｓｂその例の一つを次
に述べる。
第１図の構造はＴ、Ｐ、リ−らによってエレクトロニク
ス・レター１５巻、１３号、６８８頁に報告されている
ものでおる。
ス・レター１５巻、１３号、６８８頁に報告されている
ものでおる。
それによればまず、ｐ型１ｎＰ基板２上にｐ型ＩｎＰ層
（Ｚｎドープ） ３ 、 ｎ ’Ｊｊｌ ＩｎＧａＡｚ
Ｐ層５． ｎ型ＩｎＰバッファ層６．ｎ型１ｎＧａＡｚ
Ｐ層７．ｎ型！ｎＰ層８を順次エピタキシャル成長させ
る。ｎ型１ｎＧａＡｓＰ層５の一部分は成長時における
ｐ型１ｒＬＰ層３からのＺｎの拡散によりｐ型ＩｎＧａ
ＡｓＰ層４に変わるため半導体層のｎ型１ｎ Ｇ ａＡ
ｓＰＰｂ０内部にｐｎ接合が形成される。ｎ型１ｎＧ
ａＡｓＰ層７内のｐｎ接合は通常のフォトリソ技術およ
びｐ型不純物の熱拡散技術を用いてｐ型拡散層１１のｐ
型半導体層を形成することによシ得られる。さらにＳ
ｔ Ｂ Ａ’４パッシベーション膜９からなる窒化膜、
Ａａコンタクト層１および１０の電極を形成し、メサ構
造にすることにより、第１図の構造が得られる。
（Ｚｎドープ） ３ 、 ｎ ’Ｊｊｌ ＩｎＧａＡｚ
Ｐ層５． ｎ型ＩｎＰバッファ層６．ｎ型１ｎＧａＡｚ
Ｐ層７．ｎ型！ｎＰ層８を順次エピタキシャル成長させ
る。ｎ型１ｎＧａＡｓＰ層５の一部分は成長時における
ｐ型１ｒＬＰ層３からのＺｎの拡散によりｐ型ＩｎＧａ
ＡｓＰ層４に変わるため半導体層のｎ型１ｎ Ｇ ａＡ
ｓＰＰｂ０内部にｐｎ接合が形成される。ｎ型１ｎＧ
ａＡｓＰ層７内のｐｎ接合は通常のフォトリソ技術およ
びｐ型不純物の熱拡散技術を用いてｐ型拡散層１１のｐ
型半導体層を形成することによシ得られる。さらにＳ
ｔ Ｂ Ａ’４パッシベーション膜９からなる窒化膜、
Ａａコンタクト層１および１０の電極を形成し、メサ構
造にすることにより、第１図の構造が得られる。
つｔｂ互いにバンドギャップエネルギの大きさの異なる
結晶からなるｐｎ接合ダイオード２個を。
結晶からなるｐｎ接合ダイオード２個を。
ｎ型結晶層を共通として積層し各々に逆バイアスを印加
する。この構成において光信号は結晶層８の側から入射
されるが感光層である７と５の結晶層のエネルギバンド
ギャップは７の方が５よシ大きくなるよう配慮されてい
る。
する。この構成において光信号は結晶層８の側から入射
されるが感光層である７と５の結晶層のエネルギバンド
ギャップは７の方が５よシ大きくなるよう配慮されてい
る。
今、各々のバンドギャップの大きさをＥｙｙ、Ｅｇ５と
し、この値に対応する光の波長をそれぞれλＥ５７゜λ
Ｅ！１５ とする。
し、この値に対応する光の波長をそれぞれλＥ５７゜λ
Ｅ！１５ とする。
この構造の受光素子に対して波長λ１とλ、とからなる
２つの独立な光信号が同時に入射した場合を考えよう。
２つの独立な光信号が同時に入射した場合を考えよう。
このときλ１〈λＥｊ１７＋ λＥ、７〈λ２〈λＥ、
５なる関係が成立していればλ１の波長の光信号は感光
層７で受信され、λ２の光信号は感光層７をつきぬけて
感光層５で受信される。こうして原理的にはモノリシッ
クガク波長受光素子が形成されるが現実の製作プロセス
及び動作の点で次のような問題を有する。
５なる関係が成立していればλ１の波長の光信号は感光
層７で受信され、λ２の光信号は感光層７をつきぬけて
感光層５で受信される。こうして原理的にはモノリシッ
クガク波長受光素子が形成されるが現実の製作プロセス
及び動作の点で次のような問題を有する。
１）２つのダイオードの共通ｎ型層を通じた電気的なり
ロストーク。これは主としてこのｎ型層の導電率が充分
に低くないため２つのダイオードでの電位変動が互いに
影響しあうからである。
ロストーク。これは主としてこのｎ型層の導電率が充分
に低くないため２つのダイオードでの電位変動が互いに
影響しあうからである。
２）感光層７で波長λ１の光が完全に吸収されきらず感
光層５に達することによって生ずる光のクロストーク。
光層５に達することによって生ずる光のクロストーク。
これは感光層７の厚みが充分でないために生じる。
６）成長させる結晶層の数が多くまた厚みも要求される
ためにエピタキシャル成長に要する労力が大変である。
ためにエピタキシャル成長に要する労力が大変である。
本発明はこれらの問題点を除去するべくなされたもので
、従来のモノリシックな２波長受光素子に代えて２つの
別々な受光素子の一方の電極を共通としてつみ重ねて接
着することによシ従来の素子の性能よシもすぐれ、又製
作もかんたんな複数波長受光素子を提供するものである
。
、従来のモノリシックな２波長受光素子に代えて２つの
別々な受光素子の一方の電極を共通としてつみ重ねて接
着することによシ従来の素子の性能よシもすぐれ、又製
作もかんたんな複数波長受光素子を提供するものである
。
実施例の説明
第２図は本発明の実施例であって、２１はエネルギバン
ドギャップの大きい感光層を有する受光ダイオード、２
２はエネルギバンドギャップの小さい感光層を有する受
光ダイオードであって、１２ は、ｎ型１ｎＰ基板、１
９はｎ型１ｎＰバッファ層、７ はｎ型１ｎＧａＡｔＰ
層、５はｎ型１ｎＧａＡｖＰ層、１６はＡａＧｅ −Ｎ
ｉ ｎ側電極、１４はＳｔ ３ ＃４パッシベイション
膜、１５はＡｂ Ｚｎ ＮｉＰ側電極、１６はＡａ Ｓ
ｎ融着用合金、１７は特定波長に対する高反射率膜、１
８は特定波長に対する反射防止膜である。又２（は光の
入射方向をあられす。この構成の実現は次の手順で可能
である。
ドギャップの大きい感光層を有する受光ダイオード、２
２はエネルギバンドギャップの小さい感光層を有する受
光ダイオードであって、１２ は、ｎ型１ｎＰ基板、１
９はｎ型１ｎＰバッファ層、７ はｎ型１ｎＧａＡｔＰ
層、５はｎ型１ｎＧａＡｖＰ層、１６はＡａＧｅ −Ｎ
ｉ ｎ側電極、１４はＳｔ ３ ＃４パッシベイション
膜、１５はＡｂ Ｚｎ ＮｉＰ側電極、１６はＡａ Ｓ
ｎ融着用合金、１７は特定波長に対する高反射率膜、１
８は特定波長に対する反射防止膜である。又２（は光の
入射方向をあられす。この構成の実現は次の手順で可能
である。
１） ？＋型１ｎＰを基板１２として適当な結晶成長手
段によｐｎ型１ｎＰバッファ層１９及びｎ型感光層５又
は７を積層した２種の結晶を得る。このとき感光層とな
る半導体層のエネルギバンドギャップの大きさは互に異
なるよう配慮する。
段によｐｎ型１ｎＰバッファ層１９及びｎ型感光層５又
は７を積層した２種の結晶を得る。このとき感光層とな
る半導体層のエネルギバンドギャップの大きさは互に異
なるよう配慮する。
２）感光層表面にバψシベイション膜１４を形成後通常
のフォトリソグラフィ技術で適当な寸法の穴明けを行い
熱拡散又はイオン打込み等の技術でｐ型領域１１を得る
。
のフォトリソグラフィ技術で適当な寸法の穴明けを行い
熱拡散又はイオン打込み等の技術でｐ型領域１１を得る
。
６）研磨等の手段によシ結晶の厚みを調整後ｐ側電極１
５及びｎ側電極１３を第１図の如く形成する。エネルギ
バンドギャップの大きい感光層を有する結晶のｎ側電極
に形成した窓の部分には特定波長に対して高い反射率を
有しその波長よシ長い波長の光は透過する誘電体多層膜
１７を形成する。一方の結晶のｎ側電極に設けた窓には
ある特定波長の光に対する反射防止膜１８を形成する。
５及びｎ側電極１３を第１図の如く形成する。エネルギ
バンドギャップの大きい感光層を有する結晶のｎ側電極
に形成した窓の部分には特定波長に対して高い反射率を
有しその波長よシ長い波長の光は透過する誘電体多層膜
１７を形成する。一方の結晶のｎ側電極に設けた窓には
ある特定波長の光に対する反射防止膜１８を形成する。
前記高反射率膜１反射防止膜は、シリコン。
チタン、シリコン窒化膜、アルミ酸化膜の積層組合せ、
又はこれらの単体膜で構成される。
又はこれらの単体膜で構成される。
４）シかる後得られた２つのダイオードのｎ側電極１６
同志をＡＷ Ｓｎ合金等の低融点メタル１６で接着する
。このとき各電極に設けられた窓が軸ずれしないで互に
見通しのよいよう注意する。
同志をＡＷ Ｓｎ合金等の低融点メタル１６で接着する
。このとき各電極に設けられた窓が軸ずれしないで互に
見通しのよいよう注意する。
次に具体的数値をもってさらに詳細ガ説明を行う。
ダイオード２１及び２２とも結晶層の製作には液相成長
法を利用した。基板１２としてはＳｎドープｎ型１ｎＰ
（１００）面ウエノ・を用いた。キャリヤ良度は約３
×１０１８ｃｍ−’ である。ｎ型１ｎＰバッファ層
１９はＳｎをドープし６０５℃からの成長開始、徐冷速
度は０．５℃／ｒｎｉ ｎで成長時間は１２分、成長膜
厚は６μｍ。
法を利用した。基板１２としてはＳｎドープｎ型１ｎＰ
（１００）面ウエノ・を用いた。キャリヤ良度は約３
×１０１８ｃｍ−’ である。ｎ型１ｎＰバッファ層
１９はＳｎをドープし６０５℃からの成長開始、徐冷速
度は０．５℃／ｒｎｉ ｎで成長時間は１２分、成長膜
厚は６μｍ。
キャリヤ濃度は約７ Ｘ Ｉ ０１７ｃｍ−’である。
ダイオード２１の感光層７として用いたノンドープＩ
ｎＧａＡｚＰ４元混晶はＩｎＰに格子整合しエネルギバ
ンドギャップが１ｅｖＯものである。成長開始温度は５
０９℃。
ｎＧａＡｚＰ４元混晶はＩｎＰに格子整合しエネルギバ
ンドギャップが１ｅｖＯものである。成長開始温度は５
０９℃。
徐冷速度は０．５℃／ｍｉｎ、成長時間は８分、成長膜
厚は６．５μｍ、ｎ型でキャリヤ濃度は５ ×１０”
ａｍ”−”である。ダイオード２２の感光層５はやはシ
ＩルＰに格子整合したＩｎＧａＡｔＰ ４元混晶でエネ
ルギバンドギャップは肌９４ｅＶものである。成長条件
は２１のものと殆んど同様であるが成長膜厚−は６μｍ
、ｎ型でキャリヤ濃度は６ Ｘ １０１１１ｃｍ−”で
ある。 この後２種の多層結晶の感光層５と７の表面に
プラズマＣＶＤ法でＳｉ３Ｎ４薄膜を形成した。形成温
度は６５０℃、膜厚は１５００．ｆである。次にフォト
エツチング技術を利用して感光層７上のＳｉ、Ｎ、膜に
直径１００μｍ、５上の５ｉＢＮ４膜に直径８０μｍの
円形の窓をあけ、しかる後この窓をとおしてＣｄを熱拡
散しく５５０℃／ｈｒ深さ約１μｍのｐ型１ｎＧａＡｚ
Ｐ領域１１を各々形成した。
厚は６．５μｍ、ｎ型でキャリヤ濃度は５ ×１０”
ａｍ”−”である。ダイオード２２の感光層５はやはシ
ＩルＰに格子整合したＩｎＧａＡｔＰ ４元混晶でエネ
ルギバンドギャップは肌９４ｅＶものである。成長条件
は２１のものと殆んど同様であるが成長膜厚−は６μｍ
、ｎ型でキャリヤ濃度は６ Ｘ １０１１１ｃｍ−”で
ある。 この後２種の多層結晶の感光層５と７の表面に
プラズマＣＶＤ法でＳｉ３Ｎ４薄膜を形成した。形成温
度は６５０℃、膜厚は１５００．ｆである。次にフォト
エツチング技術を利用して感光層７上のＳｉ、Ｎ、膜に
直径１００μｍ、５上の５ｉＢＮ４膜に直径８０μｍの
円形の窓をあけ、しかる後この窓をとおしてＣｄを熱拡
散しく５５０℃／ｈｒ深さ約１μｍのｐ型１ｎＧａＡｚ
Ｐ領域１１を各々形成した。
この後ダイオード２２のためにはＡｔｔ Ｚｎ Ｎｉ合
金の蒸着・熱処理によりｐ側電極１５ヲ全面に形成。
金の蒸着・熱処理によりｐ側電極１５ヲ全面に形成。
ダイオード２１のためにはＡｕ−Ｚｎ Ｎｉ合金のリフ
トオフ法による選択蒸着、熱処理によって５ｖ３Ｎ４膜
１４の窓と中心を同一にする直径８０μｍの窓を有する
ｐ側電極１５を形成した。次に両結晶ともｎ型ＩｒＬＰ
基板をメタノールブロム液を用いたメカ／ケミカルポリ
ッシュによシ研磨し全体の厚みを８０μｍ程度とし、ダ
イオード２１の場合には１２の表面にＡｕ−Ｇｇ −Ｎ
ｉ １３と、４ｕ−５ｎ１６の薄膜葡重ねて蒸着した。
トオフ法による選択蒸着、熱処理によって５ｖ３Ｎ４膜
１４の窓と中心を同一にする直径８０μｍの窓を有する
ｐ側電極１５を形成した。次に両結晶ともｎ型ＩｒＬＰ
基板をメタノールブロム液を用いたメカ／ケミカルポリ
ッシュによシ研磨し全体の厚みを８０μｍ程度とし、ダ
イオード２１の場合には１２の表面にＡｕ−Ｇｇ −Ｎ
ｉ １３と、４ｕ−５ｎ１６の薄膜葡重ねて蒸着した。
１６の厚みは２０００４１６の厚みは６０００Ａ であ
る。ダイオード２２については１２の表面にＡＬＬＧｇ
−Ｎ ｉ合金を２０００，４蒸着した。この後両方の場
合ともｐ側電極側の窓に中心をあわせて、フォトエツチ
ング技術により ？１１１１１１ｆＬ極金属に直径８０
μｍの窓をあけた。次にダイオード２１の場合にはｎ側
電極１３の窓の中にリフトオフ法とプラズマＣＶＤ法と
を利用し非晶質Ｓｉと５ｉＢＮ４とからなる多層薄膜に
よる波長１．２０μｍの光に対する高反射率膜（垂直入
射で反射率９７％）を形成した。一方ダイオード２２の
場合にほやは９電極１６の窓の中にプラズマＣＶＤ法に
よるＳ ｚ ３ Ｎ４膜で１．３０μｍ の波長の光に
対する反射防止膜（反射率２チ）を形成した。ダイオー
ド２２ ’！＜ ２１よシ大きなペレットとしてきりだ
しだ後（２２は５００μｍ角、２１は６００μｍ角）２
１と２２のｎ （ＩＩＩ Ｉａｔ極を窓の中心をあわせ
て重ね水素気流中で短時間（１５秒）加熱することによ
りＡａ Ｓｎ合金１６をとかして融着した。こうして得
た複合受光素子をパッケージにマウントシて納め各々の
ｐｎ接合に逆電圧１０Ｖを印加した。この状態で光入射
方向２０よ多波長１．２０μｍと１．３０／／ｍの光信
号を同時に入射した。（入射パワーは各々１５μＦ）２
つの光信号とも５２Ｍｂ／Ｓで強度変調されたものであ
るが１．２０μｍの信号はダイオード２１で、１．３０
μｍの信号は２２で受信され受信信号間のクロストーク
は各々６５テシペルであった。
る。ダイオード２２については１２の表面にＡＬＬＧｇ
−Ｎ ｉ合金を２０００，４蒸着した。この後両方の場
合ともｐ側電極側の窓に中心をあわせて、フォトエツチ
ング技術により ？１１１１１１ｆＬ極金属に直径８０
μｍの窓をあけた。次にダイオード２１の場合にはｎ側
電極１３の窓の中にリフトオフ法とプラズマＣＶＤ法と
を利用し非晶質Ｓｉと５ｉＢＮ４とからなる多層薄膜に
よる波長１．２０μｍの光に対する高反射率膜（垂直入
射で反射率９７％）を形成した。一方ダイオード２２の
場合にほやは９電極１６の窓の中にプラズマＣＶＤ法に
よるＳ ｚ ３ Ｎ４膜で１．３０μｍ の波長の光に
対する反射防止膜（反射率２チ）を形成した。ダイオー
ド２２ ’！＜ ２１よシ大きなペレットとしてきりだ
しだ後（２２は５００μｍ角、２１は６００μｍ角）２
１と２２のｎ （ＩＩＩ Ｉａｔ極を窓の中心をあわせ
て重ね水素気流中で短時間（１５秒）加熱することによ
りＡａ Ｓｎ合金１６をとかして融着した。こうして得
た複合受光素子をパッケージにマウントシて納め各々の
ｐｎ接合に逆電圧１０Ｖを印加した。この状態で光入射
方向２０よ多波長１．２０μｍと１．３０／／ｍの光信
号を同時に入射した。（入射パワーは各々１５μＦ）２
つの光信号とも５２Ｍｂ／Ｓで強度変調されたものであ
るが１．２０μｍの信号はダイオード２１で、１．３０
μｍの信号は２２で受信され受信信号間のクロストーク
は各々６５テシペルであった。
以上説明した如く本発明の素子は、従来のこの種の素子
にくらべて製作が容易であるとともに高性能を発揮する
。その主たる要因は １）抵抗を充分に低くした共通電極層１６での電位変動
に伴う電気的クロストークがない。
にくらべて製作が容易であるとともに高性能を発揮する
。その主たる要因は １）抵抗を充分に低くした共通電極層１６での電位変動
に伴う電気的クロストークがない。
２）高反射率膜の利用等に伴い光のクロス）−りが減少
する。
する。
の２点にある。
本実施例においては受光菓子としての機能はいわゆるＰ
ＩＮホトダイオードの例を示したが、これに代えて光伝
導形素子又はアバランシホトダイオードを積層すること
が可能であることは明白である。さらに半導体材料とし
てもＧａＡｓ ／ＡＩｔＧａＡｚ系。
ＩＮホトダイオードの例を示したが、これに代えて光伝
導形素子又はアバランシホトダイオードを積層すること
が可能であることは明白である。さらに半導体材料とし
てもＧａＡｓ ／ＡＩｔＧａＡｚ系。
Ｇａ５ｈ／ＡβＧａ５ｂ系等への応用が可能であること
も明らかである。又、この構成において半導体層の伝導
形を逆にすることも当然可能である。
も明らかである。又、この構成において半導体層の伝導
形を逆にすることも当然可能である。
これらに加えて集流側では２つの波長に対する素子を解
説したが１本発明の延長線上にはさらに多数の波長に対
する素子が構成できることは明白である。
説したが１本発明の延長線上にはさらに多数の波長に対
する素子が構成できることは明白である。
第１図は従来の２波長に感度を有する半導体受光素子の
断面図、第２図は本発明の半導体受光素子の一実施例の
断面図である。 １・・・Ａａコンタクト層、２・・・ｐ型１ｎＰ基板、
３・・・ｐ型１ｎＰ層、４−ｐ型１ｎＧａＡｔＰ層、５
・ｎ型１ｎＧａＡｒＰ層、６・・・ｎ型１ｎＰバッファ
層、７・・・ｎ型１ｎＧαＡｓＰ層、８−ｎ型１ｎＰ層
、９ ・−５ｉ３Ｎ４パッシベーション膜、１０・・・
Ａｕ、コンタクト、１１・・・ｐ型拡散層。 １２ ・＝ ｎ型１ｎＰ基板、１３− ＡＬＬ−Ｇｅ
−Ｎｉ ｎ側電極。 １４・・・５ｃＢＮ６パツシペーシヨン膜、１５・・・
Ａし−Ｚｎ−Ｎｉ ｐ側電極、１６・・・Ａｒｔ Ｓｎ
合金、１７・・・誘電体多層高反射率膜、１８・・・反
射防止膜、１９・・・ｎ型１ｎＰバッファ層、２０・・
・光入射方向、２１・・・受光ダイオード、２２・・受
光ダイオード。 特許出願人 日本電信を話公社 代理人 弁理士玉蟲久五部 （外２名）第１図 第 ２ 図 ０ λ１ λ２
断面図、第２図は本発明の半導体受光素子の一実施例の
断面図である。 １・・・Ａａコンタクト層、２・・・ｐ型１ｎＰ基板、
３・・・ｐ型１ｎＰ層、４−ｐ型１ｎＧａＡｔＰ層、５
・ｎ型１ｎＧａＡｒＰ層、６・・・ｎ型１ｎＰバッファ
層、７・・・ｎ型１ｎＧαＡｓＰ層、８−ｎ型１ｎＰ層
、９ ・−５ｉ３Ｎ４パッシベーション膜、１０・・・
Ａｕ、コンタクト、１１・・・ｐ型拡散層。 １２ ・＝ ｎ型１ｎＰ基板、１３− ＡＬＬ−Ｇｅ
−Ｎｉ ｎ側電極。 １４・・・５ｃＢＮ６パツシペーシヨン膜、１５・・・
Ａし−Ｚｎ−Ｎｉ ｐ側電極、１６・・・Ａｒｔ Ｓｎ
合金、１７・・・誘電体多層高反射率膜、１８・・・反
射防止膜、１９・・・ｎ型１ｎＰバッファ層、２０・・
・光入射方向、２１・・・受光ダイオード、２２・・受
光ダイオード。 特許出願人 日本電信を話公社 代理人 弁理士玉蟲久五部 （外２名）第１図 第 ２ 図 ０ λ１ λ２
Claims (1)
- 感光半導体層の組成及びエネルギバンドギャップの大き
さが異なシ、かつ受光波長感度の異なる２種以上の半導
体受光素子を隣接する素子の同種の電極面を共通電極に
するようエネルギバンドギャップの大きい順につみ重ね
融着して一個の積層構造の素子となし、エネルギバンド
ギャップの大きい感光半導体層を有する素子の側から２
つ以上の異った波長からなる独立な複数の光信号を入射
し、このうち最も波長の短い光信号は最初のエネルギバ
ンドギャップの最も大きい感光層を有する素子において
受信し２次に波長の短い光信号は前記の素子をとおりぬ
けた後２番目にエネルギノくンドギャップの大きい感光
層を有する次の素子で受信する如く順次複数の極層構造
素子によシ受信することによシ複数の独立な光信号を次
々と分離して受信できること全特徴とする半導体受光素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108952A JPS60251678A (ja) | 1984-05-28 | 1984-05-28 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108952A JPS60251678A (ja) | 1984-05-28 | 1984-05-28 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60251678A true JPS60251678A (ja) | 1985-12-12 |
Family
ID=14497807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108952A Pending JPS60251678A (ja) | 1984-05-28 | 1984-05-28 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251678A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318069A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体受光装置 |
| JP2009123921A (ja) * | 2007-11-15 | 2009-06-04 | Doshisha | 波長選択フィルタ付き受光センサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5084189A (ja) * | 1973-11-26 | 1975-07-07 |
-
1984
- 1984-05-28 JP JP59108952A patent/JPS60251678A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5084189A (ja) * | 1973-11-26 | 1975-07-07 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318069A (ja) * | 1989-06-14 | 1991-01-25 | Matsushita Electron Corp | 半導体受光装置 |
| JP2009123921A (ja) * | 2007-11-15 | 2009-06-04 | Doshisha | 波長選択フィルタ付き受光センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6130441A (en) | Semiconductor hetero-interface photodetector | |
| CA1132693A (en) | Demultiplexing photodetector | |
| US20110012221A1 (en) | SiGe PHOTODIODE | |
| JP2002289904A (ja) | 半導体受光素子とその製造方法 | |
| JPS6016474A (ja) | ヘテロ多重接合型光検出器 | |
| JP3734939B2 (ja) | 受光素子及び受光素子モジュ−ル | |
| US4323911A (en) | Demultiplexing photodetectors | |
| EP1204148A2 (en) | Planar resonant cavity enhanced photodetector | |
| JPS60251678A (ja) | 半導体受光素子 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| JPH07118548B2 (ja) | ▲ｉｉｉ▼−ｖ族多元化合物半導体ｐｉｎフオトダイオ−ド | |
| JP4094471B2 (ja) | 半導体受光装置 | |
| JPS5848479A (ja) | 半導体光検出器 | |
| JP2002344002A (ja) | 受光素子及び受光素子実装体 | |
| JPS58161366A (ja) | 複合半導体装置 | |
| JPH02114675A (ja) | 半導体発光素子ならびにその製造方法 | |
| JPS6398158A (ja) | ホトダイオ−ド | |
| WO2021100082A1 (ja) | 受光素子およびその製造方法 | |
| JPS59149070A (ja) | 光検出器 | |
| JP3238823B2 (ja) | 受光素子 | |
| JP2767877B2 (ja) | 半導体受光素子の製造方法 | |
| WO2020129648A1 (ja) | アバランシェフォトダイオードおよびその製造方法 | |
| KR100293474B1 (ko) | 포토다이오드 | |
| JP2723069B2 (ja) | 半導体受光素子 | |
| JP2000106453A (ja) | 半導体装置 |