JPS60245470A - Ｄｃ−ｄｃコンバ−タ - Google Patents
Ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPS60245470A JPS60245470A JP59097890A JP9789084A JPS60245470A JP S60245470 A JPS60245470 A JP S60245470A JP 59097890 A JP59097890 A JP 59097890A JP 9789084 A JP9789084 A JP 9789084A JP S60245470 A JPS60245470 A JP S60245470A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- oscillation
- error
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は出力が安定化されたＤＣ！−ＤＣコンバータに
係り、特に制御電力が極めて小さいＤＣ−ＤＣコンバー
タの構成に関する。
係り、特に制御電力が極めて小さいＤＣ−ＤＣコンバー
タの構成に関する。
従来のＤＣ−ＤＣコンバータの例を第８図で説明する０
１はバッテリ等の入力電源、２は電源スィッチである。
１はバッテリ等の入力電源、２は電源スィッチである。
３は中間タップを電源１に接続した１次フィル３ａｌ
と３α２、中間タップがバイアス電源５に接続されてい
る帰還コイル３ｂ、と３ｂ２、中間タップが接地されて
いる２次出力コイル３Ｃ，と３ｃ２ よりなるトランス
である。４α１ と４α２はトランジスタ対である０こ
こで、スイッチ２を閉じると第８図は発振してコイル６
ａ、と３ａ２ に交互に電流が流れてコイル鉄芯に交番
磁束を発生させて、コイル３ｃ、 と３ｃ２に交番電圧
を発生させる。この交番電圧をダイオドロで整流して所
望近辺の直流電圧を得る。７は平滑コンデンサー、９は
バイアス抵抗、８は制御トランジスタ、１０は誤差増巾
トランジスタである。
と３α２、中間タップがバイアス電源５に接続されてい
る帰還コイル３ｂ、と３ｂ２、中間タップが接地されて
いる２次出力コイル３Ｃ，と３ｃ２ よりなるトランス
である。４α１ と４α２はトランジスタ対である０こ
こで、スイッチ２を閉じると第８図は発振してコイル６
ａ、と３ａ２ に交互に電流が流れてコイル鉄芯に交番
磁束を発生させて、コイル３ｃ、 と３ｃ２に交番電圧
を発生させる。この交番電圧をダイオドロで整流して所
望近辺の直流電圧を得る。７は平滑コンデンサー、９は
バイアス抵抗、８は制御トランジスタ、１０は誤差増巾
トランジスタである。
１１はゼーナダイオドで抵抗１２に適当なバイアス電流
を流すと基準電圧を発生する。Ｖｏは安定化された直流
電圧である。この■。を抵抗１６と１４で分圧してトラ
ンジスタ１０のベース電極に与える。トランジスタ１０
はゼーナダイオドの基準電圧との誤差を増巾してトラン
ジスタ８のベース電流を制御して所望の出力■。を得て
いるのが、従来のＤＣ−ＤＣ！Ｃコンバータ般である。
を流すと基準電圧を発生する。Ｖｏは安定化された直流
電圧である。この■。を抵抗１６と１４で分圧してトラ
ンジスタ１０のベース電極に与える。トランジスタ１０
はゼーナダイオドの基準電圧との誤差を増巾してトラン
ジスタ８のベース電流を制御して所望の出力■。を得て
いるのが、従来のＤＣ−ＤＣ！Ｃコンバータ般である。
ところが、第８図の例ではスイッチが投入されていれば
負荷が無くても電力消費が大きい欠陥を有する。それは
、第８図は発振を持続している為、必ず鉄損と銅損を発
生すること。電源投入時にトランジスタ４ａ１ と４４
１２ のベース・エミッタ間飽和電圧を帰還コイル３６
． と５ｂ２の誘起電圧が超えさせる為バイアス電源５
が必要となり、ここでも電力消費がある。更には、トラ
ンジスタ８のエミッタ・コレクタ間消費、第６図の第６
図（ｂ）に示すゼーナダイオド１１の消費電力もある。
負荷が無くても電力消費が大きい欠陥を有する。それは
、第８図は発振を持続している為、必ず鉄損と銅損を発
生すること。電源投入時にトランジスタ４ａ１ と４４
１２ のベース・エミッタ間飽和電圧を帰還コイル３６
． と５ｂ２の誘起電圧が超えさせる為バイアス電源５
が必要となり、ここでも電力消費がある。更には、トラ
ンジスタ８のエミッタ・コレクタ間消費、第６図の第６
図（ｂ）に示すゼーナダイオド１１の消費電力もある。
ＤＣ−Ｄｏコンバータの消費電力が大きいことは携帯用
電子機器にとっては困まるのである。
電子機器にとっては困まるのである。
最近０−ＭＯ８Ｏ８化によって回路の消費電力は極少に
なっており、電子機器の待期時又はスイッチの切忘れて
もバッテリ寿命に余り影響を与えない程度になっている
。上記従来のＤＣ！−Ｄｏコンバータの欠陥を解決して
時代の要請に答えるのが本発明になるＤＣ−Ｄｏフンバ
ータである。
なっており、電子機器の待期時又はスイッチの切忘れて
もバッテリ寿命に余り影響を与えない程度になっている
。上記従来のＤＣ！−Ｄｏコンバータの欠陥を解決して
時代の要請に答えるのが本発明になるＤＣ−Ｄｏフンバ
ータである。
本発明は負荷によって間欠発振周期を変更して制御電力
消費を極小にした安定化した出力を放出するＤＣ−ＤＣ
コンバータの提供を目的とする。
消費を極小にした安定化した出力を放出するＤＣ−ＤＣ
コンバータの提供を目的とする。
本発明の他の目的は唯一のトランスで複数出力電源でも
効率の高いＤｏ−ＤＣコンバータの提供にある。
効率の高いＤｏ−ＤＣコンバータの提供にある。
本発明の更に他の目的は一般精度の出力電圧程度では無
調整で構わないＤＣ−Ｄ（３コンバータの提供にある。
調整で構わないＤＣ−Ｄ（３コンバータの提供にある。
第１図と第３図は本発明になるＤＣ−ＤＣコンバータの
基本形を示すものである。第４図と第５図は本発明のＤ
Ｃ−ＤＣコンバータが複数出力を有する場合の例を示す
。以下図に従って本発明になるＤ Ｃ！ −Ｄ Ｃコン
バータを説明する。尚１第８図と意味が同じ場合は、同
じ番号を付しである。
基本形を示すものである。第４図と第５図は本発明のＤ
Ｃ−ＤＣコンバータが複数出力を有する場合の例を示す
。以下図に従って本発明になるＤ Ｃ！ −Ｄ Ｃコン
バータを説明する。尚１第８図と意味が同じ場合は、同
じ番号を付しである。
１５はトランスで中間タップを有して電源に接続される
一部コイル１５ａ、中間タップが接地されているコイル
１５ｂと１５ｃを設けである。第１図で出力コイル１５
ｃと１５ｂを右方向の矢印を付しであるのは後で使用す
るためである。
一部コイル１５ａ、中間タップが接地されているコイル
１５ｂと１５ｃを設けである。第１図で出力コイル１５
ｃと１５ｂを右方向の矢印を付しであるのは後で使用す
るためである。
１７αと１７ｂはコレクタがコイル１５αに接続しであ
る主電流を制御するトランジスタである。
る主電流を制御するトランジスタである。
１Ｂｃとｉｓｂはトランジスタ１７αと１７６（７）ベ
ースニエミッタを接続した帰還用トランジスタである。
ースニエミッタを接続した帰還用トランジスタである。
１９ａと１９ｂは帰還用抵抗である０２０αと２０ｂは
トランジスタ１７αと１７６のベース電流を制限する抵
抗である。２１αと２１ｂはダイオドでトランジスタ１
７ａと１７６のベース電流を遮断方向に動作するもので
ある。２２は誤差増巾用トランジスタである。２３，２
４゜２５は出力電圧と基準電圧との誤差を検出する本発
明の特徴の一つである簡単な検出手段の構成要素である
ゼーナダイオド、このゼーナダイオドの過電流を防止す
る抵抗、トランジスタ２２のバイパス抵抗である。２６
と２７はフィル１５ｂに発生する電圧を整流するダイオ
ドと平滑コンデンサーである。
トランジスタ１７αと１７６のベース電流を制限する抵
抗である。２１αと２１ｂはダイオドでトランジスタ１
７ａと１７６のベース電流を遮断方向に動作するもので
ある。２２は誤差増巾用トランジスタである。２３，２
４゜２５は出力電圧と基準電圧との誤差を検出する本発
明の特徴の一つである簡単な検出手段の構成要素である
ゼーナダイオド、このゼーナダイオドの過電流を防止す
る抵抗、トランジスタ２２のバイパス抵抗である。２６
と２７はフィル１５ｂに発生する電圧を整流するダイオ
ドと平滑コンデンサーである。
この様にＤｏ−ＤＣコンバータを構成すると、トランジ
スタ２２がＯＦＦの状態では第８図のバイアス電源が無
くてもトランジスタ１７ａと１７６に正バイアスが必ら
ず電源投入時でも印加され第１図は発振し、持続する。
スタ２２がＯＦＦの状態では第８図のバイアス電源が無
くてもトランジスタ１７ａと１７６に正バイアスが必ら
ず電源投入時でも印加され第１図は発振し、持続する。
やがて、出力電圧Ｖ。
が所定の電圧以上になるとトランジスタ２２がＯＮして
トランジスタ１８ａと１８ｂのベース電流を遮断して第
１図は発振を停止する。発振が停止すると出力電圧Ｖ、
が下向して再びトランジスタ２２はＯＦＦして発振が開
始される。この様子を示すのが第２図のトランジスタ１
７αと１７ｂのコレクタ電圧波形である。αは発振開始
時又は全負荷時の波形を示す。ｂは出力電圧■１が所定
の電圧に達した後の軽負荷時の間欠発振の波形を示す。
トランジスタ１８ａと１８ｂのベース電流を遮断して第
１図は発振を停止する。発振が停止すると出力電圧Ｖ、
が下向して再びトランジスタ２２はＯＦＦして発振が開
始される。この様子を示すのが第２図のトランジスタ１
７αと１７ｂのコレクタ電圧波形である。αは発振開始
時又は全負荷時の波形を示す。ｂは出力電圧■１が所定
の電圧に達した後の軽負荷時の間欠発振の波形を示す。
この時は、トランス１５の銅損と鉄損はほとんど無いこ
とになる。電力を消費しているのは当然負荷、抵抗２０
（ｌと２０ｂ１ゼーナダイオド２３、抵抗２４、抵抗２
５、及びトランジスタ２２のベース・エミッタ間である
。抵抗は回路系のゲインを充分に高くしである故、大き
な値が選べて極めて小さい消費電力である。即ち、本発
明になるＤ Ｃ−Ｄ Ｃコンバータは変換効率の高いも
のが得れる特徴がある。
とになる。電力を消費しているのは当然負荷、抵抗２０
（ｌと２０ｂ１ゼーナダイオド２３、抵抗２４、抵抗２
５、及びトランジスタ２２のベース・エミッタ間である
。抵抗は回路系のゲインを充分に高くしである故、大き
な値が選べて極めて小さい消費電力である。即ち、本発
明になるＤ Ｃ−Ｄ Ｃコンバータは変換効率の高いも
のが得れる特徴がある。
次に第３図で本発明になるＤＣ−ＤＣ！Ｃコンバータの
例を説明する。第１図と比して帰還トランジスタの極性
の変更によって抵抗１９（Ｉと１９ｂ１２０ＣＬと２０
ｂの位置の変更、ダイオド２１ａと２１ｂの削除、トラ
ンジスタ２９の追加、及び抵抗３０の追加が異なる。こ
の構成でもトランジスタ２２かＯＮするとトランジスタ
２９が遮断して制御系１６の発振は停止することは第１
図と同様である。
例を説明する。第１図と比して帰還トランジスタの極性
の変更によって抵抗１９（Ｉと１９ｂ１２０ＣＬと２０
ｂの位置の変更、ダイオド２１ａと２１ｂの削除、トラ
ンジスタ２９の追加、及び抵抗３０の追加が異なる。こ
の構成でもトランジスタ２２かＯＮするとトランジスタ
２９が遮断して制御系１６の発振は停止することは第１
図と同様である。
第４図で更に他の例を説明する。第４図では、出力電圧
Ｖ２−−Ｖ、に大略なる様な対称電源を得る例である。
Ｖ２−−Ｖ、に大略なる様な対称電源を得る例である。
コイルｉ５ｂを使用して整流方向を逆にしたダイオド３
ｏで整流して負電圧出方発生させる。ところが、先述し
た様に軽負荷の時は間欠発振しているので、トランスの
鉄芯内に磁束がほとんど発生して無い故、コイル１５ｂ
がら所望の負電圧ｖ２が得れない。
ｏで整流して負電圧出方発生させる。ところが、先述し
た様に軽負荷の時は間欠発振しているので、トランスの
鉄芯内に磁束がほとんど発生して無い故、コイル１５ｂ
がら所望の負電圧ｖ２が得れない。
そこで、出力電圧■２に達するまで出力■１に負荷を掛
ける。こうすると出力ｖ１ が下降する故、制御系１６
は間欠発振の周期を早めてトランスの鉄芯に充分な磁束
が発生して出力ｖ２＝−■１が得られる。この動作の起
因とするものが、基準電圧との誤差を検出するゼーナダ
イド２６と同じ特性のゼーナダイオド３２、抵抗３３、
抵抗３４よりなる誤差検出手段と誤差を増巾するトラン
ジスタ６５、このトランジスタ３５は所望の出力電圧■
２に達するまで開放されている故、抵抗６７によってト
ランジスタ３８がＯＮＬ、て抵抗３９によって出力■、
に負荷を掛けるものである。所望の出力■２に達すると
トランジスタ３５のべ−ＸＩＥ流が流れてＯＮする。こ
の時、抵抗３６はトランジスタ３８のベース電流を遮断
する方向に作動して負荷抵抗３９を開放する。この様に
して、第４図とほぼ対称なＶ２＝−Ｖ、の複数電源が得
られる。
ける。こうすると出力ｖ１ が下降する故、制御系１６
は間欠発振の周期を早めてトランスの鉄芯に充分な磁束
が発生して出力ｖ２＝−■１が得られる。この動作の起
因とするものが、基準電圧との誤差を検出するゼーナダ
イド２６と同じ特性のゼーナダイオド３２、抵抗３３、
抵抗３４よりなる誤差検出手段と誤差を増巾するトラン
ジスタ６５、このトランジスタ３５は所望の出力電圧■
２に達するまで開放されている故、抵抗６７によってト
ランジスタ３８がＯＮＬ、て抵抗３９によって出力■、
に負荷を掛けるものである。所望の出力■２に達すると
トランジスタ３５のべ−ＸＩＥ流が流れてＯＮする。こ
の時、抵抗３６はトランジスタ３８のベース電流を遮断
する方向に作動して負荷抵抗３９を開放する。この様に
して、第４図とほぼ対称なＶ２＝−Ｖ、の複数電源が得
られる。
次に第５図で更に他の本発明の詳細な説明する。図では
出力■３が出力ｖ２より高い出力を得る例である。４０
はブリッジ整流器で出力の一端は図の様に出力ｖ２か、
接地する。他端は平滑コンデンサー５２に接続される０
４１は制御用トランジスタ、４２はバイアス抵抗、４３
はトランジスタ４１の最大ベース電流を規制する抵抗、
４５と４７は誤差増巾用トランジスタである。
出力■３が出力ｖ２より高い出力を得る例である。４０
はブリッジ整流器で出力の一端は図の様に出力ｖ２か、
接地する。他端は平滑コンデンサー５２に接続される０
４１は制御用トランジスタ、４２はバイアス抵抗、４３
はトランジスタ４１の最大ベース電流を規制する抵抗、
４５と４７は誤差増巾用トランジスタである。
第５図では誤差検出手段の例として、基準電圧を発生す
るゼーナダイオドが所望出力■、で無い場合を示す。こ
の場合は出力Ｖ３を抵抗５ｏと５１で分割してゼーナダ
イオド４８の特性に合せるＯ この様に構成した第５図は出力ｖ１に対して、抵抗４６
と整流器４０が負荷となり磁束が発生する。磁束が発生
すると整流器４ｏは出力を放出する。所望の出力ｖ３に
達するとトランジスタ４７がＯＮｌ トランジスタ４５
がＯＦＦとなり、トランジスタ４１もＯＦＦする。出力
ｖ３が下降するとトランジスタ４７．４５．４１はそれ
ぞれ０ＦＩＰ、ＯＮ、ＯＮしてｖ３が回復する様に作動
する。
るゼーナダイオドが所望出力■、で無い場合を示す。こ
の場合は出力Ｖ３を抵抗５ｏと５１で分割してゼーナダ
イオド４８の特性に合せるＯ この様に構成した第５図は出力ｖ１に対して、抵抗４６
と整流器４０が負荷となり磁束が発生する。磁束が発生
すると整流器４ｏは出力を放出する。所望の出力ｖ３に
達するとトランジスタ４７がＯＮｌ トランジスタ４５
がＯＦＦとなり、トランジスタ４１もＯＦＦする。出力
ｖ３が下降するとトランジスタ４７．４５．４１はそれ
ぞれ０ＦＩＰ、ＯＮ、ＯＮしてｖ３が回復する様に作動
する。
最後に、誤差検出手段を簡単に触れて来たが、第６図と
第７図で詳細に説明する。第６（ａ）図のａはゼーナダ
イオド特性である。これに対する負荷ａｌｌは第１図で
はトランジスタ２２のベース・エミッタ間特性と抵抗２
５の並列特性である。この交点の電流しか流れない故、
ゼーナダイオド系の消費電力が従来の第６（ｂ）図に比
して極めて小さくなる。これ以下の電流ではトランジス
タ２２のベース電流が流れなくなりＯＦＦする。又これ
以上の電流ではトランジスタ２２がＯＮして出力を下降
せしめるのは先程した通りである０ この様に制御系全体を極めて低消費電力でＤＣ−Ｄｏコ
ンバータの出力電圧を安定化させているのが本発明の大
きな特徴である。
第７図で詳細に説明する。第６（ａ）図のａはゼーナダ
イオド特性である。これに対する負荷ａｌｌは第１図で
はトランジスタ２２のベース・エミッタ間特性と抵抗２
５の並列特性である。この交点の電流しか流れない故、
ゼーナダイオド系の消費電力が従来の第６（ｂ）図に比
して極めて小さくなる。これ以下の電流ではトランジス
タ２２のベース電流が流れなくなりＯＦＦする。又これ
以上の電流ではトランジスタ２２がＯＮして出力を下降
せしめるのは先程した通りである０ この様に制御系全体を極めて低消費電力でＤＣ−Ｄｏコ
ンバータの出力電圧を安定化させているのが本発明の大
きな特徴である。
ここで、ゼーナダイオド２３の過電流防止抵抗２４の値
をｒ、抵抗２５の値をＲとすれば・Ｒ）ｒに選ぶ。この
関係にしないと、第６（α）図の交点が大電流が流れる
方向に移動して発明の主旨から離れるのである。
をｒ、抵抗２５の値をＲとすれば・Ｒ）ｒに選ぶ。この
関係にしないと、第６（α）図の交点が大電流が流れる
方向に移動して発明の主旨から離れるのである。
次に第７図であるが、第７（α）図が第５図の応用を抜
書したものであるが、等測的に第７（ｂ）図に展開出来
る。この場合も、分割抵抗Ｒ８とＲ２の並列抵抗ｒに対
してＲ）ｒに設計する・ 〔作用効果〕 以上述べた如く、確実な発振回路の形成と特徴あるゼー
ナダイオドの応用方式で高い変換効率、安定化された複
数の出力、しかも無調整の安価なりＣ−ＤＣコンバータ
が得れることが本発明になるＤＣ！−ＤＣコンバータの
大きな効果である。
書したものであるが、等測的に第７（ｂ）図に展開出来
る。この場合も、分割抵抗Ｒ８とＲ２の並列抵抗ｒに対
してＲ）ｒに設計する・ 〔作用効果〕 以上述べた如く、確実な発振回路の形成と特徴あるゼー
ナダイオドの応用方式で高い変換効率、安定化された複
数の出力、しかも無調整の安価なりＣ−ＤＣコンバータ
が得れることが本発明になるＤＣ！−ＤＣコンバータの
大きな効果である。
第１図と第３図は本発明の基本的な実施例を示す図で、
第２図は説明の為の発振波形を示す図である。第４図と
第５図は本発明の安定化された複数の出力電圧を得る異
なる方法、での実施例をそれぞれ示す・ 第６図では、第６（ａ）図が本発明の特徴であるゼーナ
ダイオドの応用方式、第６（ｂ）図が従来の応用おける
誤差検出手段の変形と等価回路を示す図である。第８図
は従来のＤＣ−ＤＣコンバータの例を示す図である。 ６．１５・・・・・トランス ４．１７・・・・・・主電流（発振）トランジスタ１８
．２８・・・・・・帰還用トランジスタ２２．１［）・
・・・・誤差電圧増巾用トランジスタ１１．２３，３２
．４８・・・・・ゼーナダイオド以 上 出願人 エプソン株式会社 代理人 弁理士最上 務 第１図 第２図 第３図 第５図 （Ｄ−２くんヲ
第２図は説明の為の発振波形を示す図である。第４図と
第５図は本発明の安定化された複数の出力電圧を得る異
なる方法、での実施例をそれぞれ示す・ 第６図では、第６（ａ）図が本発明の特徴であるゼーナ
ダイオドの応用方式、第６（ｂ）図が従来の応用おける
誤差検出手段の変形と等価回路を示す図である。第８図
は従来のＤＣ−ＤＣコンバータの例を示す図である。 ６．１５・・・・・トランス ４．１７・・・・・・主電流（発振）トランジスタ１８
．２８・・・・・・帰還用トランジスタ２２．１［）・
・・・・誤差電圧増巾用トランジスタ１１．２３，３２
．４８・・・・・ゼーナダイオド以 上 出願人 エプソン株式会社 代理人 弁理士最上 務 第１図 第２図 第３図 第５図 （Ｄ−２くんヲ
Claims (1)
- 【特許請求の範囲】 １ 発振用−次コイルと出力用の単数又＆ま複数の２次
コイルを有するトランス、前記−次フイルと共働してト
ランジスタを帰還ル−プに組込んだ複数のトランジスタ
対で構成した発振制御手段、前記二次コイルの整流平滑
出力電圧と所望の出力電圧との誤差を検出する誤差検出
手段、及び該誤差検出手段の誤差信号を増巾する誤差増
巾手段よりなり、該誤差増巾手段が前記発振制御手段に
作用せしめて間欠発振となして所望の安定化された出力
電圧を得るＤＣ！−Ｄｏコンノく一タ。 ２、特許請求の範囲の１項の記載に於し）で、複数の出
力電圧を得る場合は前記発振制御手段に直接作用せしめ
ている出力に対して負荷ル−プを形成した］） Ｑ−Ｄ
Ｏコンノく一夕０ ６ 特許請求の範囲の１項、又は２項の記載に於いて、
誤差検出手段と誤差増巾手段の構成がトランジスタ、該
トランジスタのベース・エミッタ間に並列にした側路抵
抗、前記トランジスタのペースと出力の一端間にゼーナ
ダイオドと等価的に直列になる抵抗を挿入したものから
なり、前記側路抵抗の値が前記等価的に直列になる抵抗
の値より大なる関係にしたＤ Ｃ−Ｄ Ｃコンバータ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097890A JPS60245470A (ja) | 1984-05-16 | 1984-05-16 | Ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59097890A JPS60245470A (ja) | 1984-05-16 | 1984-05-16 | Ｄｃ−ｄｃコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245470A true JPS60245470A (ja) | 1985-12-05 |
Family
ID=14204344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59097890A Pending JPS60245470A (ja) | 1984-05-16 | 1984-05-16 | Ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501921B2 (en) | 2000-10-12 | 2002-12-31 | Funai Electric Co., Ltd. | High voltage generating circuit for a toner system printer |
-
1984
- 1984-05-16 JP JP59097890A patent/JPS60245470A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501921B2 (en) | 2000-10-12 | 2002-12-31 | Funai Electric Co., Ltd. | High voltage generating circuit for a toner system printer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2680914B2 (ja) | スイッチング電源回路 | |
| JP2001045759A (ja) | 自励式スイッチング電源装置 | |
| JPS60245470A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JPS61277372A (ja) | 電源装置 | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JPH0654525A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0312066Y2 (ja) | ||
| JPH043595Y2 (ja) | ||
| JPH0321195Y2 (ja) | ||
| JPH11341805A (ja) | 安定化電源回路 | |
| JPH043594Y2 (ja) | ||
| JPH0246236Y2 (ja) | ||
| JPH0416638Y2 (ja) | ||
| JP2918435B2 (ja) | スイッチング電源装置 | |
| JPH062472Y2 (ja) | 磁気増幅器制御型スイツチング電源 | |
| JP3005316B2 (ja) | 電源回路 | |
| JP2000245144A (ja) | スイッチング電源装置 | |
| JPH08331852A (ja) | 電源回路 | |
| JP2000324814A (ja) | スイッチング電源装置 | |
| JPS5914981B2 (ja) | スイッチング電源 | |
| JP2020137319A (ja) | スイッチング電源 | |
| JPS6181173A (ja) | 直流変圧装置 | |
| JPS6176067A (ja) | 電流帰環型駆動回路 | |
| JPS63274367A (ja) | スイツチング電源回路 |