JPS60245332A - 同期式デ−タ伝送装置 - Google Patents
同期式デ−タ伝送装置Info
- Publication number
- JPS60245332A JPS60245332A JP59101261A JP10126184A JPS60245332A JP S60245332 A JPS60245332 A JP S60245332A JP 59101261 A JP59101261 A JP 59101261A JP 10126184 A JP10126184 A JP 10126184A JP S60245332 A JPS60245332 A JP S60245332A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transmission
- synchronizing signal
- synchronization signal
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、同期式データ伝送装置に関するものである
。
。
第１図は従来の同期式データ伝送装置における同期信号
（クロック信号）ＯＬと、この同期信号ＣＬにより同期
伝送されるデータ（ビットデータ）Ｄの関係を示すタイ
ミ／グチャー、ト図である。
（クロック信号）ＯＬと、この同期信号ＣＬにより同期
伝送されるデータ（ビットデータ）Ｄの関係を示すタイ
ミ／グチャー、ト図である。
Ｃの第１図は同期信号ＯＬの立ち下がシでデータＤをラ
ッチ（確定）シ、伝送する場合を示したもので、同期信
号０１１の立ち上が夛点ｔｔａで〔データｌ〕が変化し
、同期信号ＣＬの立ち下が多点１．でデータは確定して
いる。したがって送信する側はこのタイミングｔｕｂで
（データｌ）をラッチし、それ全伝送路に出力する。
ッチ（確定）シ、伝送する場合を示したもので、同期信
号０１１の立ち上が夛点ｔｔａで〔データｌ〕が変化し
、同期信号ＣＬの立ち下が多点１．でデータは確定して
いる。したがって送信する側はこのタイミングｔｕｂで
（データｌ）をラッチし、それ全伝送路に出力する。
受信する側は、このタイミングｔ１ｂで〔データ１）ｔ
−ラッチし、収９込む。以下同様にしてｔＴｏ−ｔＨ，
−−−のタイミングで〔データ２〕、〔データ８ ）
−−−ｔ−順次取り込むよう動作する。
−ラッチし、収９込む。以下同様にしてｔＴｏ−ｔＨ，
−−−のタイミングで〔データ２〕、〔データ８ ）
−−−ｔ−順次取り込むよう動作する。
従来の同期式データ伝送では、同期信号ＣＬとデータＤ
の周期が等しいため、一つの同期信号によって一つのデ
ータしか伝送することができず、単位時間当りのデータ
伝送量を増やすには同期信号ＯＬの同波数金玉げなけれ
ばならないという欠点があった。
の周期が等しいため、一つの同期信号によって一つのデ
ータしか伝送することができず、単位時間当りのデータ
伝送量を増やすには同期信号ＯＬの同波数金玉げなけれ
ばならないという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、同期信号の立ち上が９と立ち下が
りでラッチされる８種類のデータ信号を伝送出力するこ
とにより同期信号の周波数を上げることなく、従来の２
倍のデータを伝送することができる同期式データ伝送装
置”＆提供するものである。
めになされたもので、同期信号の立ち上が９と立ち下が
りでラッチされる８種類のデータ信号を伝送出力するこ
とにより同期信号の周波数を上げることなく、従来の２
倍のデータを伝送することができる同期式データ伝送装
置”＆提供するものである。
以下、この発明の一宍施例を説明する０第２図において
、ｉｌ＋は送信装置、（２）は受信装置、（３１は同期
信号伝送路、（４＆） （＊ｂ）はデータ伝送路、（口
１１２！ｍｌは同期信号ＯＬｉ半周期分遅延させる遅延
回路、Ｑ々ｔｅ′４−および−はそのトリガー端子Ｔに
それぞれ入力される同期信号ＣＬ、Ｌ、 Ｃ！Ｌｂの立
ち上がりでデータＤｏ、 Ｄａ 、 Ｄｂ ｋそれぞれ
ラッチし、それｔＱ４子にそれぞれ出力するクリップ７
０ツブ、圓および閾は同期１６号ＯＬａ’ｉｉ牛向期遅
延すなわちこの場合同期信号ＣＬａ ｆ極性反転するイ
ンバータ、ｔ＋＠は排他的ＯＲ回路、Ａ路である。
、ｉｌ＋は送信装置、（２）は受信装置、（３１は同期
信号伝送路、（４＆） （＊ｂ）はデータ伝送路、（口
１１２！ｍｌは同期信号ＯＬｉ半周期分遅延させる遅延
回路、Ｑ々ｔｅ′４−および−はそのトリガー端子Ｔに
それぞれ入力される同期信号ＣＬ、Ｌ、 Ｃ！Ｌｂの立
ち上がりでデータＤｏ、 Ｄａ 、 Ｄｂ ｋそれぞれ
ラッチし、それｔＱ４子にそれぞれ出力するクリップ７
０ツブ、圓および閾は同期１６号ＯＬａ’ｉｉ牛向期遅
延すなわちこの場合同期信号ＣＬａ ｆ極性反転するイ
ンバータ、ｔ＋＠は排他的ＯＲ回路、Ａ路である。
次に、この実施例の動作を第８図の動作波形を用＾て説
明する。第２図において送信側と受信側は同期信号ＣＬ
およびデータ信側免、Ｄ１）（ｉ−伝送する伝送路（３
）お工び（４ａ） （４ｂ）により接続されており、同
期信号ＣＬは受信側から送信側へ出力され、データ号号
Ｄａ 、 Ｄｂは送信側から受信側へ出力される。送信
側では、受信ｇＩＪＪ：り伝送入力される同期信号ＣＬ
と、遅延回路（川にて遅延された同期信号ＯＸ、ａ ｆ
排他的ＯＲＩ！！１ｗＩＱ＠に入力じて、２倍局波数の
同期信号ＣＬｃ ｆｔつくり、この同期信号ＯＬｃの立
ち下がりでラッチ（確定）される入カデータｐｘＮｌク
リップフロツプリク贈に入力する。この人カデータＤｘ
ｘｆ７リツブ７０ツブ１．Ｉ３１は、その斗すガ端子Ｔ
に入力される同期信号０Ｌｔ）の立ち下がシでラッチし
データ伝送＃（４１））上に〔データ１．）ｔ−出力す
る。同様にしてフリップ７０ツブ曝′４は同期信号ＯＬ
ａの立ち上がりでラッチし、データ伝送路（会ａ ）上
に〔データＢ）を出力する。一方、受信側ではデータ伝
送路（４１））上の〔データｌ）を７リツプ７０ツブ−
によってそのトリガ端子Ｔに入力される同１８信号ＯＬ
＋ａ立ち上がりでラッチし、データ伝送路（４ａ）上の
〔データ２）ｔ−７リツプ７０ツブ（財）によって同期
信号○Ｌｋ＋の立ち上がりでラッチする。このようにし
て得られた〔データ量（奇、数データｐｄ ）と〔デー
タ２〕（１＾ｇデーｐ’ｒ：ｒｃ＞＊データセレクタ彌
の入力端子ＤＯとＤ１４Ｃ入力する。
明する。第２図において送信側と受信側は同期信号ＣＬ
およびデータ信側免、Ｄ１）（ｉ−伝送する伝送路（３
）お工び（４ａ） （４ｂ）により接続されており、同
期信号ＣＬは受信側から送信側へ出力され、データ号号
Ｄａ 、 Ｄｂは送信側から受信側へ出力される。送信
側では、受信ｇＩＪＪ：り伝送入力される同期信号ＣＬ
と、遅延回路（川にて遅延された同期信号ＯＸ、ａ ｆ
排他的ＯＲＩ！！１ｗＩＱ＠に入力じて、２倍局波数の
同期信号ＣＬｃ ｆｔつくり、この同期信号ＯＬｃの立
ち下がりでラッチ（確定）される入カデータｐｘＮｌク
リップフロツプリク贈に入力する。この人カデータＤｘ
ｘｆ７リツブ７０ツブ１．Ｉ３１は、その斗すガ端子Ｔ
に入力される同期信号０Ｌｔ）の立ち下がシでラッチし
データ伝送＃（４１））上に〔データ１．）ｔ−出力す
る。同様にしてフリップ７０ツブ曝′４は同期信号ＯＬ
ａの立ち上がりでラッチし、データ伝送路（会ａ ）上
に〔データＢ）を出力する。一方、受信側ではデータ伝
送路（４１））上の〔データｌ）を７リツプ７０ツブ−
によってそのトリガ端子Ｔに入力される同１８信号ＯＬ
＋ａ立ち上がりでラッチし、データ伝送路（４ａ）上の
〔データ２）ｔ−７リツプ７０ツブ（財）によって同期
信号○Ｌｋ＋の立ち上がりでラッチする。このようにし
て得られた〔データ量（奇、数データｐｄ ）と〔デー
タ２〕（１＾ｇデーｐ’ｒ：ｒｃ＞＊データセレクタ彌
の入力端子ＤＯとＤ１４Ｃ入力する。
データ七しクタ彌はそのセレクト端子Ｓに入力サレる同
ｍ信号ＯＬａが高レベルのＲｓ ＃ ｄ ７−タ■〔デ
ータ１．データａ、−−−）ｔｅＹに出力し、低レベル
の時、偶数データＤＱＣデータ２゜データ番−−−〕Ｙ
に出力するＯ 以上の動作にエリ、データセレクタ■の出力端子ＹＫは
同期信号Ｃｂの立ち上がシと立ち下がりで確定するデー
タが得られるＯ なお、上記実施例では同期信号ＣＬのデューテ・ｌ ｉ
５０％とじｆｃｆｃめ、その同期信号の牛周期遅延を
インパーク（１４）ｔ−用いて極性反転させることによ
υ半副期遅延を得るようにし九が、遅延線等、一般の遅
延回路を用いてもよいＯ〔発明の効果〕 以上のように、この発明によれば同期信号の＋４ａａ
全土げることなく、従来のｇ倍のデータ量を伝送するこ
とが可能となり、伝送効率の向上が容易に実現できる。
ｍ信号ＯＬａが高レベルのＲｓ ＃ ｄ ７−タ■〔デ
ータ１．データａ、−−−）ｔｅＹに出力し、低レベル
の時、偶数データＤＱＣデータ２゜データ番−−−〕Ｙ
に出力するＯ 以上の動作にエリ、データセレクタ■の出力端子ＹＫは
同期信号Ｃｂの立ち上がシと立ち下がりで確定するデー
タが得られるＯ なお、上記実施例では同期信号ＣＬのデューテ・ｌ ｉ
５０％とじｆｃｆｃめ、その同期信号の牛周期遅延を
インパーク（１４）ｔ−用いて極性反転させることによ
υ半副期遅延を得るようにし九が、遅延線等、一般の遅
延回路を用いてもよいＯ〔発明の効果〕 以上のように、この発明によれば同期信号の＋４ａａ
全土げることなく、従来のｇ倍のデータ量を伝送するこ
とが可能となり、伝送効率の向上が容易に実現できる。
第１図は従来の同期式データ伝送を説明するためのタイ
ミングチャート図、第２図はこの発明の一実施例による
同期式データ伝送装置のブロック回路図、第８図は第２
図の動作を説明するためのタイミングチャート図である
。 図中、（ｌ）は送信−ＡＷ 、 ｔｅｌは受信装置、（
３）は同期信号伝送路、（＊ａ ） （＊ｂ）はデータ
伝送路、・１５１１ ｉｌｌ Ｓ ｈよび１２１はクリ
ップフロップ、−および（至）はインバータ（遅延手段
）、（至）はデータセレクタである。 なお、図中、同一符号は同一、または相当部分を示す・ 代理人 大台 増雄 第１図 リ ｑ 第３図
ミングチャート図、第２図はこの発明の一実施例による
同期式データ伝送装置のブロック回路図、第８図は第２
図の動作を説明するためのタイミングチャート図である
。 図中、（ｌ）は送信−ＡＷ 、 ｔｅｌは受信装置、（
３）は同期信号伝送路、（＊ａ ） （＊ｂ）はデータ
伝送路、・１５１１ ｉｌｌ Ｓ ｈよび１２１はクリ
ップフロップ、−および（至）はインバータ（遅延手段
）、（至）はデータセレクタである。 なお、図中、同一符号は同一、または相当部分を示す・ 代理人 大台 増雄 第１図 リ ｑ 第３図
Claims (1)
- 送受信局に同期信号およびデータをそれぞれ伝送する伝
送路を何し、送信側より同期信号の所定タイミング（立
上りあるいは立下り）にてビット単位でラッチされるデ
ータをデータ伝送路を介して伝送し、受信側にてこの伝
送されたデータを上記同期信号によりラッチ出力する同
期式データ伝送装置において、上記送信側および受信側
にて上記同期信号をそれぞれ半周期遅延させる遅延手段
、上記データの２倍速度で入力されるデータを上記同期
信号およびその遅延同期信号の所尼タイミングでラッチ
し、それを２つのデータ伝送路に交互に伝送出力する送
信手段、上記８つの、データ伝送路より入力されるデー
タを上記同期信号およびその遅延同期信号の所定タイミ
ングで交互にラッチ出力する受信手段を備えたことを特
徴とする同期式データ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101261A JPS60245332A (ja) | 1984-05-18 | 1984-05-18 | 同期式デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101261A JPS60245332A (ja) | 1984-05-18 | 1984-05-18 | 同期式デ−タ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245332A true JPS60245332A (ja) | 1985-12-05 |
Family
ID=14295968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59101261A Pending JPS60245332A (ja) | 1984-05-18 | 1984-05-18 | 同期式デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308353A (ja) * | 1992-04-28 | 1993-11-19 | Oki Electric Ind Co Ltd | クロック信号の伝送方法 |
-
1984
- 1984-05-18 JP JP59101261A patent/JPS60245332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308353A (ja) * | 1992-04-28 | 1993-11-19 | Oki Electric Ind Co Ltd | クロック信号の伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106936531B (zh) | 一种多片基于jesd204b协议adc的同步方法 | |
| JPS61184942A (ja) | 同期信号を伴なうクロツク信号の伝送デバイス | |
| US4438520A (en) | System for regenerating a data word on a communications ring | |
| JPS60245332A (ja) | 同期式デ−タ伝送装置 | |
| US9349421B2 (en) | Memory interface | |
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JPH11331137A (ja) | 信号同期装置 | |
| JPS63181515A (ja) | 遅延時間自動調整方式 | |
| CN114090482B (zh) | 一种传输数据的延迟抵消方法 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JPS60224346A (ja) | 同期クロツク発生回路 | |
| JPH0226135A (ja) | 移動無線装置 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| RU1800633C (ru) | Устройство дл формировани биимпульсного сигнала | |
| JPH04332219A (ja) | マンチェスタコード作成回路 | |
| JPH0265318A (ja) | 信号送受信装置 | |
| JPS639314A (ja) | ビツト同期型タイミング回路 | |
| SU1119184A1 (ru) | Система передачи и приема дискретной информации | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JPS6380636A (ja) | デ−タ伝送方式及びデ−タ伝送回路 | |
| JPS5739639A (en) | Delay type phase correction system | |
| RU1802402C (ru) | Устройство дл формировани цифровых сигналов | |
| KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
| JPS5936419A (ja) | クロツクパルス整形回路 | |
| JPH02209035A (ja) | クロック抽出回路 |