JPS60243569A - 速度検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は速度検出装置に係り、特に直流モータ等のドラ
イブ回路に於いて凍扉匍１梱堀ｒ１商田寸入に好適な速
度検出装置に関する。

〔発明の技術的背景〕

一般に、モータ等のドライブ回路に於ける速度制御系で
は、モータの動作状態を帰還すべくシャフトエンコーダ
とタコジェネレータの両方またはシャフトエンコーダ単
体を用いて位置または走行距離並びに速度の検出を行っ
ている。シャフトエンコーダとタコジェネレータを組合
わせて使う場合には、タコジェネレータに速度検出を、
シャフトエンコーダに位置または走行距離の検出を分担
させている。この場合、制御の応答性は良いが、シャフ
トエンコーダ単体を用いる場合に対してタコジェネレー
タが加わっている為、高価となり設置スペースも大きく
なってしまう。更に、シャフトエンコーダの出力がディ
ジタル蓄であるのに対して、タコジェネレータの出力は
アナログ讐である為、マイクロプロセッサシステム（以
後、ＭＰＵと称する）の中にとり込んで速度なディジタ
ル制御しようとすると、タコジェネレータの出力を取り
込む為にアナログディジタル変換が必要になって来る。

この様な事情を鑑みて、最近ではシャフトエンコーダ単
体で距離だけでなく速度も併せて検出する方式が採用さ
れるようになってきている。

シャフトエンコーダで距離と速度の両方を検出しようと
する場合、距離はエンコーダパルスの加算を通じてめ、
速度は移動距離の時間微分に基いて算出する。従来から
、かかる方式の速度検出を行なう場合、ＭＰＵを用いて
実行する微分操作を極力簡単且つ短時間の処理で済ませ
る様な工夫がされて米た。第４図はかかる従来の速度検
出装置の一例を示すブロック図である。シャフトエンコ
ーダ１は図示しないモータ等のシャフトに取り付けられ
、モータ等の回転速度に対応した周期のパルス信号Ｅを
発生し、これをノξルスカウンタ回路４に送出する。）
ｅルスラツチ回路９は信号発生回路７からの信号に基い
てパルスカウンタ回路４の出力Ｅｔ　をランチしてこれ
をＭＰＵ回路２に与える。

クロックカウンタ回路３はＭＰＵ回路２から送出される
外部タイミング用のクロックパルスＣを計数する。クロ
ックラッチ回路８は信号発生回路７からの信号に基いて
クロックカウンタ回路３の出力をラッチしてこれをＭＰ
Ｕ回路２に与える。２ｎノぞルス検出回路５はノ々ルス
カウンタ回路４の出力Ｅｔを入力とし　２１１パルスを
検出して検出信号を信号発生回路７に送出する。’ｏｆ
検出回路６はクロックカウンタ回路３の出力Ｃｔ　を入
力とし、時間ｔｏｆを検出して検出信号を信号発生回路
７に送出する。速度検索回路１０はＭＰＵ回路２からの
アドレスＣｎに対応するデータＶｎを速度として格納し
ておりＲＯＭ　（リーＰオンリメモリ）から構成される
。

かかる構成に於いて、次にその作用を第５図のタイムチ
ャートに従って説明する。ちなみに、第５図（Ａ）ハシ
ャフトエンコーダ１からのパルス信号Ｅ、同図（Ｂ）は
クロックパルスＣをそれぞれ示すものである。クロック
カウンタ回路３はシャフトエンコーダ１から送られてく
るパルスＥの時刻’Ｓ１における／ｅルスから、ＭＰＵ
回路２内のマイクロプロセッサが出力する外部タイミン
グ用のクロックパルスＣを計数する。エンコーダ１から
の／ｅルス信号Ｅをカウントするパルスカウンタ回路４
からの出力Ｅｔを入力として２ｎパルスを検出しようと
している２ｎパルス検出回路５は予め設定された時間ｔ
。、の間その動作を休止させられるが、この時間ｔ。、
はｔ。、検出回路６によって検出される。

つまり、クロックカウンタ回路３の出力Ｃｔを入力とし
ている’ｏｆ検出回路６には時間ｔ。、に相当するクロ
ック数Ｃ６，をプリセットしてあり、カウンタ回路３０
カウント数Ｃｔ　がクロック数Ｃ８ｆをこえた時点でｔ
。、構出回路６から信号発生回路７に対して Ｃｔ＞Ｃｏｆ　・・・・・・・・・・・・・・・・・・
（１）なる条件が成立した事を伝達する。その結果、信
号発生回路７から２ｎパルス検出回Ｗｌ！５に信号を送
出する事により　２ｎパルス検出回路５の休止を解除し
て、ｅルスカウンタ回路４の出力Ｅｔ　が最初の２１．
％Ｏルスになる時点ｔｅ１を検出できるようにする。２
ｎパルス検出回路５で２ｎパルスが検出されると、この
事が直ちに信号発生回路７に伝達され、まずここからク
ロックラッチ回路８とノぐルスラツチ回路９にラッチ信
号が送られ、両ラッチ回路が動作してｔｅ１時点のクロ
ック数Ｃｎ　と／ｅルス数２ｎ　がそれぞれランチされ
る。このランチが確立された時点で、信号発生回路７か
らはクロックカウンタ回路３、ｔｏｆ検出回路６、ノぞ
ルスカウンタ回路４．２ｎパルス検出回路５のそれぞれ
にクリア信号が送出され、全ての回路をクリアする。同
時に、信号発生回路７からＭＰＵ回路２に対して割込み
要求信号が送出され、クロックラッチ回路８、ノにルス
ラツチ回路９のラッチ信号の処理が実行される。なお、
各カウンタ回路３，４並ひに各検出回路５，６のクリア
が完了すると、その時点ｔｓ２から直ちにクロックカウ
ンタ回路３及びノぞルスカウンタ回路４はそれぞれクロ
ックＣとパルスＥのカウントを開始して次のサンプリン
グ動作が始められる。ちなみに、 ｔ８２　ｔｅ１＝δ　・・・・・・・・・・・・・・・
・・・（２）で表わされる時間δはクロックＣのパルス
間隔よりはるかに短いので、この時間δを無視して第２
図では着目しているサンプリング周期より１つ前のサン
プリング周期の終りの時点と時間ｔｓ１を重ね、時間ｔ
ｅｌに時間ｔ８２を重ねて示している。

さて、ＭＰＵ回路２が割り込みを受付けると、ＭＰＵ回
路２はラッチ回＃＆８　、９にラッチされたクロック数
Ｃｎ　と・ぐルス数２ｎ　をとり込み、しかる後に信号
発生回路７に信号を送って谷ラッチ回路８．９のランチ
を解除する。一方、ＭＰＵ回路２はＲＯＭからなる速度
検索回路１０のアドレスＣｕにストアされているデータ
Ｖｎ　を取出して２ｎ　ノぞルスに相当するだけデータ
Ｖｎ　を左シフトする事により乗算を実行し、 ωｎ　＝　２”　Ｖｎ　（ｒａｄ／ｓ　）　・・・・・
・・・・・・・・・・・・・（３）で表わされる速度ω
ｎを得る。但し、速度検量回路１０のアドレスＣｎには
フルスピードωＴ　ＣｒａｒＳ’ｌ］に於けるクロック
数ＣＴ　と・ぞルス数２Ｔで決まる比例定数 ｓ　Ｋ　”　ＣＴωＴ／２Ｔ　・・・・・・・・・・・
・・・・・・・（４）に基いて得られる Ｖｎ　＝　Ｋ　／　Ｃｎ　・・・・・・・・・・・・・
・・・・・（５）を予想される速度範囲のクロック数Ｃ
ｎ　について前もって計算してストアしておく。ちなみ
に、第２図では検出すべき・ぞルス数か２　個、クロッ
ク数がＣ１６個の場合を例示している。

〔背景技術の問題点〕

ところが、かかる従来の速度検出装置では、２゜・七ル
ス検出回路５の休止時間ｔ。ｆが一定となっていいる為
、時間ｔ。ｆの直前で２ｎ−＋、ｅルスが発生する様な
場合は、サンプリング周期τが約２１ｏｆ　となり、一
方、時間ｔ。ｆのすぐ後で２ｎ　、＠ルスが発生する様
な場合はサンプリング周期τが約ｔｏｆどなってしまう
事から、サンプリング周期τが２倍近く相違してくるこ
とになる。従って、通常サンプリング周期τを一定とし
たディジタル制御が行なわれるのに、サンプリング周期
τが時間ｔ。ｆ付近から時間２ｔｏｆ付近まで変化する
のでは、す／ノリング周期τが一定のディジタル制御を
適用しても精度が高く連応性のある制御結果を期待する
事ができない。また、最短のサンプリング周期が約’ｏ
ｆであることから、速度の検出量を得てから制御の為の
操作量を決定して出力するまでの時間を’ｏｆ以内に設
計する必要があるのに、モータ等の回転数によってはサ
ンプリング周期τが２ｔｏｆ近くになる場合が度々発生
して残りのｔ。１時間の間は補償器等の装置が遊休状態
となり、設計された制御装置の機能を十分に活用できな
いことになる。

次に、停止直前のような超低速時には、精度良く制御し
ようとしても最初の・９ルスを検出するまでにｔ。ｆよ
りもすっと長い時間を要することになって、τ〉２ｔｏ
ｆになる為に良好な制御ができな（なり、サンプリング
周期τをせいぜい時間３〜４’ｏｆ付近で打切らざるを
得なくなってしまう。

〔発明の目的〕

従って、不発明の目的は上記従来技術の欠点を解消し、
移動距離の時間微分によって速度をめるに当って、シャ
フトエンコーダの２ｎ　番目のパルスを検出するまでの
高周波クロックのパルス数Ｃｎを測定し、このパルス数
Ｃｎ　に基いてに／Ｃを検索して、これをべき数ｎだけ
左シフトする事によって速度ω。を得るような算出方法
を採用して、サンプリング周期τを一定とし、サンプリ
ング周期内で一番大きい２ｎ　を選択する事を可能とし
、超低速でも効果的に速度を計測し得る。従って組込光
である王システムの制御性能を大きく向上させるのに効
果的な速度検出装置を提供するにある。

〔発明の概要〕

上記目的を達成する為に、本発明は複数相の回転検出・
ぞルス信号を発生するエンコーダと、エンコーダの出力
とクロックパルスに基いて回転検出パルスの複数倍の同
期化されたパルス信号を送出するパルス検出手段と、ノ
ソルス検出手段からのパルス信号をカウントし２’　（
１＝０．１．２・・−ｎ）番目のパルスのみを選択して
検出する検出カウンタ手段と、一定のサンプリング周期
の始期から終期までクロックツぞルスを計数するクロッ
クカウンタ手段と、一定のサンプリング周期を発生する
と共にす／シリング周期内の半分またはそれ以下の時間
の経過後に検出力ワンタ手段の検出した２ｎ番目のノｅ
ルスの発生時刻を検出し、クロックカウンタ手段のカウ
ンタデータと検出カウンタ手段のカウンタデータをデー
タ処理手段に送出させる信号発生手段と、クロックカウ
ンタ手段からのデータに基いて予め定められたテーブル
から情報を検索し、検出カウンタ手段からのデータに基
いて検索情報を処理して速度を算出するデータ処理手段
を備える速度検出装置を提供するものである。

〔発明の実施例〕

以下、図面を参照しながら本発明の詳細な説明する。

第１図は本発明の一実施例に係る速度検出装置のゾロツ
ク図である。同図に示す如く、速度演算制御の為にはマ
イクロプロセッサと周辺回路からなるＭＰＵ回路２が配
設される。タイマ付信号発生回路１２はこの■弔回路２
とクロックＣおよび割込みなどの信号を相互授受するべ
く複数の信号線１１で結ばれ、また制御タイミングに関
する情報をＭＰＵ回路２から受けるべくデータ信号線１
６で結ばれ、ＭＰＵ回路２からの高い周波数のクロック
Ｃをカウントし、一定のサンプリング周期τを維持する
機能を有する。／Ｌ？ルス４倍化回転方向判別回路１３
はπ／２だけずれた人相、Ｂ相の、ｅルスＥＡＢを発生
するシャントエンコーダ１と２本の信号Ｍｌｌで結ばれ
、ＭＰＵ回路２とは１本の信号？ｔＭ１１で結ばれ、Ｍ
ＰＵ回路２からのクロックＣのタイミングで動作しなが
ら、シャフトエンコーダ１のパルスＥＡＢのＡ相とＢ相
の立上りと立下り直後のクロックＣの立上り時にパルス
Ｅを形成させることによりノＲルス数を４倍化した上で
、人相とＢ相の位相関係を利用して回転方向を判別し、
更に１つ前の／ｅルスと回転方向を比較することにより
逆転の時刻ｔｐ　も検出する。・９ルス４倍化・回転方
向判別回路１３はタイマ付信号発生回路１２．２＋′１
ノソルス検出力ウンタ回路１４および距離カウンタ回路
１５とそれぞれ複数の信号線１１で結ばれ、ノソルス列
Ｅと回転方向の情報りを２”ｔＲルス検出カウンタ回路
１４及び距離カウンタ回路１５に送出し、回転方向りと
逆転時刻ｔｐ　をタイマ付信号発生回路１２へ送出する
。２ｎパルス検出力ウンタ回路１４はＭＰＵ回路１２と
複数の信号線１１で結ばれ、ノソルスラツチ回路９とは
通常データが必要とする最大ビット数またはこれ以上の
４ビツトの複数倍ビット数で並列になったデータ信号＠
１６で結ばれ、サンプリング周期の最初の時点ｔｓｉか
ら２°＋　２’＋　２２１・・・・・・２１　というノ
にルス列を検出して順次カウントし回路９へ出力する。

この場合、時間ｔ。ｆか経過するまではタイマ付信号発
生回路１２への・ぞルス数２ｎ　の到達時刻ｔｅ１の送
出を禁止すべ（信号線１１を遮吠し、パルスランチ回路
９とＭＰＵ［！？１路２間のデータ信号線１６を切離し
ておく。サンプリング周期τの半分の時間τ／２に近（
設けた時間ｔ。ｆに達すると、信号発生回路１２からの
指令で２０パルス検出力ウンタ回路１４からタイマ付信
号発生回路１２へ時刻ｔｅ１を送出すべく信号線１１が
接続され、パルスラッチ回路９とＭＰＵ回路２の間のデ
ータ信号線１６も接続されて、時間ｔ。ｆから時間τの
期間中の最初の２ｎ・ぐルスかカウントされパルスラッ
チ回路９に与えられ、同時に検断呻刻ｔ。１がタイマ付
信号発生回路１２に伝達される。Ｊルスラツチ回路９は
２ｎ　、ｅルス検出カウンタ回路１４の他にＭＰＵ回路
２ともデータ信号線１６で結ばれ、タイマ付信号発生回
路１２とは複数の信号線１１で結ばれて配設され　２ｎ
パルス検出力ウンタ回路１４から出力されたカウント結
果２ｎ　をタイマ付信号発生回路１２のｔｅ１時刻にお
ける指令によってラッチする。次に、タイマ付信号発生
回路１２からＭＰＵ回路２への割込み要求が受付けられ
るとパルスラッチ回路９にラッチされたパルス数２ｎが
ＭＰＵ回路２へ取込まれる。この後、タイマ付信号発生
回路１２からの指令によりパルスラッチ回路９はラッチ
を解き、次のｔ。１時間までｉ力側を切離し高インピー
ダンスとする。クロックカウンタ回路３はクロックＣの
信号線１本をＭＰＵ回路２と結び、タイマ付信号発生回
路１２とも複数の信号線１１で結ばれる他、クロックラ
ッチ回路８とデータ信号ｌｆＭ１６で結んで配設され、
■荀回路２からのクロックＣを時刻ｔｓ＋からカウント
開始してラッチ回路８にカウント結果Ｃｔ　を出力し、
時刻ｔ８１後のタイマ付信号発生回路１２からの指令に
よりクリアとカウント休止を行う。クロックラッチ回路
８はクロックカウンタ回路３とデータ信号線１６で結ば
れている他に、ＭＰＵ回路２ともデータ信号線１６で結
ばれ、タイマ付信号発生回路１２とは複数の信号＠！１
１で結ばれており、クロックカウンタ回路３の出力Ｃｔ
を時刻ｔｅｉにタイマ付信号発生回路１２からの指令に
よってラッチする。

ラッチされたクロック数Ｃｎはタイマ付信号発生回路１
２からＭＰＵ回路２への２ｎパルスの取込みに関する割
込み要求時点でｉｅルス数２ｎ　に続いてＭＰＵ回路２
に取込まれる。この後、タイマ付信号発生回路１２から
の指令によりクロックラッチ回路８はラッチを解除し、
次の時刻ｔ。ｆ時点までＭＰＵ回路２への出力側を切離
す。速度検索回路１０はＲＯＭから成り、■里回路２と
複数の信号線１１で結ばれる他、通常１６ピツトまたは
メモリ容蓋に応じた数だけの並列になったアドレス信号
を含むデータアドレス信号１７とも結ばれて配設され、
クロック数Ｃｎ　に対応するアドレスから情報ＶｎＶｎ
　＝　Ｋ／　Ｃｎ　・・・・・・・・・・・・・・・・
・・（６）を取出してＭＰＵ回路２の中で速度ωｎ［ｒ
ａｄ／　ｓｅＣ］をめる。メモリ回路１８はＲＡＭ　（
ランダムアクセスメモリ）から成り、ＭＰＵ回路２と複
数の信号線１１及びデータアドレス信号線１７で結ばれ
て設けられ、始動時に検出されデータ処理された速度ω
ｎ、負荷トルクＴＬ％モータトルクＴＭなどのデータが
ストアされている。距離カウンタ回路１５は／ｅルス４
倍化・回転方向判別回路１３およびタイマ付信号発生回
路１２とそれぞれ複数の信号線１１で結ばれ、距離ラッ
チ回路１９ともデータ信号線１６で結ばれており、パル
ス４倍化回転方向判別回路１３かも受取ったパルス数Ｅ
を時刻０から時刻τまでの期間、回転方向りが正方向を
示す時は加算し、回転方向りが負方向を示す時は減算し
てカウント値Ｅｔ　を距離ラッチ回路１９へ出力する。

なお、時刻τでの距離ラッチ回１３１９へのカウント値
Ｅｔのランチ後の距離カウンタ回路１５のクリア及び力
〜ントスタートはタイマ付信号発生回路１２からの指令
による。

距離ラッチ回路１９は距離カウンタ回路１５およびＭＰ
Ｕ回路２とデータ信号線１６で結ばれ、タイマ付信号発
生回路１２とも複数の信号線１１で結んで配設され、距
離カウンタ回路１５から出力されたカウント値Ｅｔ　を
タイマ付信号発生回路１２から時刻τに送出される指令
によってラッチしてパルス数Ｅｄを得る。しかる後に、
タイマ付信号発生回路１２かもＭＰＵ回路２への割込み
要求が出され、これが受付けられると距離を示す・にル
ス数ＥｄがＭＰＵ回路２に取込まれる。この後、タイマ
伺信号発生回路１２からの指令で距離ランチ回路１９は
ラッチを解かれ、次のサンプリング周期の時刻ｔ。ｆ時
点に出力側を接続されるまでの間、出力側を切離され高
インピーダンスとされる。

かかる構成に於いて、次にその作用を第２図、第３図の
タイムチャートに従って説明する。ちなみに、各図（Ａ
）はパルス４倍化回転方向判別回路１３かもの・ぞルス
Ｅ１各図（Ｂ）はクロックＣをそれぞれ示すものである
。不実施例のシステムはＭＰＵ回路２のクロックＣをタ
イマ付信号発生回路１２でカウントして時間を算出しな
がら一定のサンプリング周期τを維持し、これを基準に
稼動する。従って、サンプリング周期τが一定値に固定
されることになる為、無駄な時間待ちをさせずにシステ
ム構成装置をその機能一杯に働かせるような設計をする
ことができる。また、本装置を組込んだ速度制御システ
ムでは広く採用されているサンプリング周期τを一定と
するディジタル制御理論が第２図に示す如く正しく通用
できる。

さて、モータ等に軸着されるシャフトエンコーダ１から
の人相とＢ相とから成る２相・ぞルスＥＡＢをパルス４
倍化・回転方向判別回路１３へ入力しＭＰＵ回路２のク
ロックＣのタイミングにより４倍化してパルスＥを作り
、回転方向を識別して情報りと逆転時刻ｉｐ　を得る。

この様にして得られた、ｅ　Ａ／　スＥ　上方向りは２
ｎ、６ルス検出力ウンタ回路１４と距離カウンタ回路１
５に出力され、同時に方向りと逆転時刻ｔｐ　がタイマ
付信号発生回路１２に出力される。サンプリング周期τ
の最初の時点Ｔ＝０にてタイマ付信号発生回路１２から
の指令を受けてＭＰＵ回路２からのクロックＣをカウン
トするクロックカウンタ回路３と　２ｎノ９ルス検出力
ウンタ回路１４及び距離カウンタ回路１５は一斉にカウ
ントを始める。ここで、３つのカウンタ回路３，１４゜
１５の各クロックカウント値Ｃｔ１パルスカウント値２
’　（ｉ＝ｏ、１．２・・・・・・ｎ）および距離カウ
ント値Ｅｔ　は直ちにデータ信号線１６を通してそれぞ
れ対応するラッチ回路８　、９　、１９に送出される。

しかし　２ｎパルス検出力ウンタ回路１４からタイマ付
信号発生回路１２への時刻ｔｅｌの信号線１１による送
出は、予め設定された時刻ｔ。ｆにタイマ付信号発生回
路１２からの指令で時刻ｔｅｌの信号線１１が接続され
るまでは切離された状態にあるので行なわれず、時刻Ｔ
＝ｔｏｆ以降になって初めて出力される。この為、時刻
Ｔ　＝　ｊｏｆから時刻Ｔ＝τの期間中の最初の２ｎ、
６ルスの発生時刻ｔｅ１をとらえてタイマ付信号発生回
路１２に伝達される。ここで、時刻ｔｅｌの信号線１１
の切替時刻ｔ。ｆは過去から次のサンプリング周期まで
同じ状態を続ける場合には過去の複数の速度データから
推定してｌサンプリング周期に移動する距離の半分に達
する時点付近に決められるが、新しい状態に切替ったば
かりの時点では新しい状態における推定値から決められ
る。たとえば、現在に番目のサンプリング周期で２つ前
のサンプリング周期までの速度データωｎ（ｋ−２）、
Ｃｎ（ｋ−１）　がメモリ回路１８にストアされている
場合には、モータが加速中ならば、現周期の速度を Ｃｎ　（ｋ）＝　２ωｎ（ｋ−１）−Ｃｎ（ｋ−２）　
−−（７）と推定して （−（１−（Ｃｎ（ｋ−１）−Ｃｎ（ｋ−２））ｔ／τ
＋ωｎ（ｋ−１）・・・・・・・・・・・・（８） とおいて になる時刻ｔＭをめ ”ｏｆ≦ｔＭ−６・・・・・・・・・・・・・・・・・
・（ｌＯ）ただし ｇＩ−ＩＯ・・・・・・・・・・・・・・・・・・（１
１）であるような時刻’ｏｆを設定する。一方、速度ω
ｎ（ｋ−２）からＣｎ（ｋ　１）へ直線的に変化すると
仮定すれば、近似的に τ　τ△ω ’　２　４ｃ＝＋ｎ（ｋ−２）　・・・・・・・・・・
・・・・・・・・（１２）ここに △ω＝ωｎ（ｋ−１）−Ｃｎ（ｋ　２）　−・−”−（
１３）であり、速度検索回路１０のアＰレスＭｃＹＭｅ
　＞　Ｃｎ　ｍａｘにとって、Ｍｃ＋Ｃｎ（：ｋ　２）
　にストアされているτＣｎ（ｋ−２）／４Ｋを検索後
、右シフト操作で２”（ｋ−２）で割って４１．Ｉｎ（
ｋ　２）−をめ、続いて小さい数△ωのシフトと加算か
らなる乗算をしてから丁を加えるとＩＭ　がめられる。

この場合の演算は、ＭＰＵ回路２で行なっても別のＭＰ
Ｕで実施してもよい。また、定速運転中であれば’ｏｆ
≦τ／２−εに設定する。この設定によりサンプリング
周期内で一番大きい２ｎ　を選べる。さて、３つのカウ
ンタ回路３　、１４　、１５と接続されて各カラント値
Ｃｔ、　２’　、　Ｅｔを入力しているラビチ回路８　
、９　、１９はＭＰＵ回路２と切離されていたそれぞれ
のデータ信号線１６がタイマ付信号発生回路１２からの
指令により時刻Ｔ＝ｔｏｆに接続される。時刻Ｔ　＝　
ｔ、１にてタイマ付信号発生回路１２からの指令によっ
てラッチ回路８．９はカウント直Ｃｎ。

２ｎ　をラッチし、タイマ付信号発生回路１２からＭＰ
Ｕ回路２への割込み要求が受付けられると、■弔回路２
へそれぞれのラッチデータを転送する。

しかる後に、各ラッチ回路８，９はタイマ付信号発生回
路１２の指令でラッチを解除され、出力側からＭＰＵ回
路２への２つのデータ信号線１６を切離され、同時に２
ｎノぞルス検出カウンタ回路１４からタイマ付信号発生
回路１２への時間ｔｅｌの送出信号縁１１も切離される
。一方、距離ラッチ回路１９は時刻Ｔ＝τにてタイマ付
信号発生回路１２からの指令によって距離カウンタ回路
１５からの入力Ｅｔ　Ｏ中で時刻τの値Ｅｄをラッチし
て、タイマ付信号発生回路１２からＭＰＵ回路２への割
込み処理でラッチした値ＥｄをＭＯＵ回路２へ転送する
。しか色抜に、距離ラッチ回路１５はタイマ付信号発生
回路１２からの指令でラッチを解除され、出力側からＭ
ＰＵ回路２へのデータ信号線１６も切離される。なお、
クロックカウンタ回路３と２ｎパルス検出力ウンタ回路
１４は信号発生回路１２からの時刻ｔ。１における指令
でカウンタ内容をクリアしてから時刻τまでカウントを
停止するか、または距離カウンタ回路１５と時刻を合わ
せて時刻τに８けるタイマ付信号発生回路１２からの指
令によってカウンタ内容をクリアする。なお、速度検索
回路１０のアドレスＣｎ　にはフルスピードω−ｒ　［
ｒａｄ／Ｂ”　でのクロック数Ｇとパルス数２　で決ま
る比例定数 に＝ＣＴωＴ／２Ｔ　・・・・・・・・・・・・・・・
・・・（１４）からなる Ｖｎ　＝　Ｋ／　Ｃｎ　・・・・・・・・・・・・・・
・・・・（１５）を予め計算してストアされている為、
ＭＰＵ回路２から速度検索回路１０のアドレスＣｎを指
定してＶｎを得てからＭＰＵ回路２で／Ｒパルス数ｎの
乗算に相当するだけＶｎ　を左ヘシフトして速度ωｎ　
＝　２ｎＶｎ　（ｒａｄ／８　）　・・・・・・・・・
・・・・・・・・・（１６）を得る。この様にして得ら
れた速度ωｎは、■用回路２が関与している図示しない
速度制御システムに出力されると同時に、メモリ回路１
８にストアされる。距離については、各サンプリング周
期の数値Ｅｄ　６″−ＭＰＵ回路２内で累計されて、サ
ンプリング周期の移動距離と累計値についてメモリ回路
１８へのストアが行なわれ、速度制御システムに出力さ
れる。また、ＭＰＵ回Ｗ＆２が送出されるクロックＣの
周波数は数ＭＨｚであるから、これが例えば５　ＭＨｚ
であるとすれば、パルス間隔は２００　ｎｓ　あるため
、時刻Ｔ＝τの時点に距離ラッチ回路１９でＥｄをラッ
チしてから、距離カウンタ回路１５のカウンタ内容をク
リアして再びゼロからカウントを始めることは可能であ
る。すなわち、時刻Ｔ＝τの時点を次のサンプリング周
期の始点Ｔ＝０とおいてもクロックパルスなどのカウン
ト上には影響がない。

一方、逆転がサンプリング周期の途中ｏ　＜　ｔｐ　＜
τで行なわれる場合には、ノにルス４倍化回転方向判別
回路１３からタイマ付信号発生回路１２への回転方向り
と逆転時刻ｔｐ　の伝達によって各カウンタ回路３，１
４の内容がすぐクリアされてゼロからカウントを始め、
時刻Ｔ＝ｔｐからサンプリング周期τの期間内に時刻Ｔ
、＝０からτまでのサンプリング周期の場合と同じ考え
方で切替時刻ｔ。ｆが再設定される。距離カウンタ回路
１５では時刻ｔｐ　から回転方向りが逆になるので、こ
れまで加算の場合は減算に、減算の場合は加算に変えら
れる。

また、１サンプリング周期τ内に・ぞルス２°を検出で
きない様な、第３図に示す如き超低速時には、メモリ回
路１８にストアされた始動時のデータと、１サンプリン
グ周期前のデータを利用して停止までの予想時間τ　を
ＭＰＵ回路２によって推定できる。すなわち、モータと
負荷を含めた全体のＧＤ２をＧＤＴ、モータの発生トル
クなＴＭ　とすれは、これらの設計値もしくは実測値を
予め′電池バックアップＲＡＭやＲＯＭに格納しておく
事で得る事ができる。また、負荷トルクＴＬは経験的に
分っている場合もあるが、分っていなくても始動時の加
速の状況から次のようにしてめられる。つまり、サンプ
リング周期をτ、１番目と１−１番目のサンプリング時
点における速度をωｎ（１）、ωｎ（ｉ−１）、重力加
速度をｇとすればＴＬ＝ＴＭ−ＧＤ２Ｔ（ωｎ（ｉトω
ｎ（ｔ−１））／４ｇ丁　・・・・・・（１７）により
められる。従って、現在に番目のサンプリング周期中な
らば、１つ前のサンプリング時点のデータを使って予想
停止時間は負荷トルクＴＬがプラスに作用するから、 τ、Ｂ＝ＧＤ２Ｔωｎ　（ｋｌ　）／　（４ｇ　（ＴＭ
＋　ＴＬ）　）　・・・”・（１８）により算出できる
。この場合は にτ≦τ　（ｋ＝２．３、・・・・・・）　・・・・・
・・・・・・・・・・（１９）ｓ の範囲内で第３図に示すように、モータ発生トルの℃、
時間ｔ。ｆを丁にとって距離カウンタ回路１５と２ｎノ
ぞルス検出カウンタ回路１４とクロックカウンタ回路３
をカウントさせるが、これらのカウント値をラッチする
ラッチ回路１９，９．８を時刻Ｔがτになっても動作さ
せずに計測を続け、２以上のサンプリング周期にわたっ
てクロックカウンタ回路３でクロックＣのカウントを続
け　２ｎノぐルス検出カウンタ回路１４が２０パルスを
検出した時刻ｔｏ＋（＞τ）でカウント値Ｃｎ　とノセ
ルス数２０およびカウント値Ｅｄ　を得て１計測期間を
終り、すぐに時刻ｔ。１を次の計測期間の出発点’８２
として計測を始める。最初の計測期間中のＴ＝τの時刻
すなわち時刻τ８２では速度をωｎ（ｋ−１）（１−τ
／τ、８）と推定して、推進値の通知と共にＭＰＵ回路
２の速度制御シスチルに出力し、モータ発生トルクＴＭ
に必要な操作量を決定するのに使う。１計測期間がｎサ
ンプリング周期に及ぶ場合は１番目のサンプリング始点
τ６ｊでは速度を ωｎ　（ｋ−１）　ｌ　１−（ｊ−１）τ／τ　）　と
推定する。また、モ８ −タトルクＴＭを発生して速度がωｎ（ｋ−１）（１−
ｔ、、’ＩＮ／τ、−の設定したのに何かの原因で減速
分がδだけ小さくなって速度が ωｎ（ｋ−１）　（１−（ｔｅｌ−ｔ８．）／τ、Ｓ＋
δ）となる場合には次の関係式 ％式％） （２０） によりωｎ（ｋ−１）δ　分だけモータトルクを多く発
生させるように（ＴＭ＋ＴＬ）（ｔｅｌ−１ｓ１）／（
ｔｅｌ−１８１−１！ｌτ、８）に修正すれば、当初の
速度と時間の関係で減速させられるから、時刻ｔ。、か
らの停止時間はτ、８（ｔ＝ｔｅ１）鴫Ｄ２Ｔωｎ（ｋ
−１）（１（ｔ、１’Ｓｉ）’ｐｇ＋δ）／　（４ｇ（
ＴＭ＋ＴＬ）　）　・・・・・・・・・・・・（２１）
となる。時刻１８１から２τ経過した時点ではｔでの計
測値またはそれに補正を加えた数値反制御システムに出
力する。このような超低速へ移る時の検出は、一定すン
プリング周期τ内で２ｎノｅルス検出力ウンタ回路１４
によって検出スるパルスのべき数がＯに近づくことから
容易にできるから、予め十分な移行準備を実施する事が
できる。

なお、超低速で定速連転をする場合には、超低速に対応
して周期τより大きい計測期間を選ぶ。

なお、上記実施例では■弔回路２を速度検出と速度制御
の両方に用いる場合を例示したが、ＭＰＵ回路２を専用
の速度検出装置として用い、速度制御システムのＭＰＵ
と周辺回路は別に設けてもよく、同様効釆を得る事がで
きるものである。

また、上記実施例の説明当っては、説明簡単にするため
に、モータの特性と速度を関係づけるのにトルクと速度
の関係で述べたか、トルクよりも簡単に計測できるのは
電流や電圧であり、永久磁石形の直流モータやかご形紡
導モータでは一定端子電圧時の回転連間と電流の計測値
からトルクをめられるので、計測した電Ｒ値からトルク
を介して速度を関係づけることも可能であり、より多岐
にわたって応用する事ができる。

上述の如く、本実施例の速度検出装置に於いては、サン
プリング周期を短くしかも一定にしだので、サンプリン
グ周期を一定とする普通のディジタル制御理論を速度制
御システムに適用できる上、装置自体の検出時間並びに
サンプリング周期を短くできる為、サンプリング周期の
短いシステムに組込む事が可能となり、設定したサンプ
リング周期の中で装置の各構成要素に無駄な時間待ちを
させずに時間的利用率を向上する事ができる。また、サ
ンプリング周期τが一定のため、速度の変化傾向をとら
えて２ｎ　、ｅルス検出信号線の接続切替え時刻ｔ。ｆ
を設定しているから、サンプリング周期τの期間内で最
大の２ｎパルスを検出する事ができる為、速度測定精度
を高くする事ができる。更に、シャフトエンコーダ１の
ノぞルスを４倍化した上に回転方向の判別もしているの
で、サンプリング周期τを５００〜２００μＢ　として
エンコーダの１回転当りの発生パルス数を３０００〜５
０００　、ｅルスとした場合でも、全速の１　／３００
〜１／２００の速度までは計測する事ができる。また、
サンプリング周期内の任意の時点に回転方向が逆転して
も迅速に対応した速度計測ができる。

更に、本実施例の装置では全速の１７５００以下の超低
速まで比較的簡単な回路で速度計測を可能としているか
ら精密なロータリエンコーダや速度検出用のタコジェネ
レータが不要となり、安価で精度の高い速度検出を行な
う事が可能であり、また２００μＳ　以下の短いサンプ
リング周期でも超低速の速度検出ができる。更に、超低
速時の速度検出精度が浸れているため、精密な位置ぎめ
制御や精密な速度制御にも適用できる。また、超低速時
でも、平常時と同じサンプリング周期を保ち、２゜パル
ス検出時に達しないサンプリング時点では推定速度、検
出蒔直後のサンプリング時点では実測速度と補正値を出
力して速度検出を行なうため、速度制御システムに適用
する場合も平常時と同様に商い精度を期待する事ができ
る。

し発明の効果〕 以上述べた如く、本発明によれば、サンプリング周期を
短くしかも一定とした為、装置自体並びに各構成要素の
時間的利用率が高まり、検出時間が短くなって速度検出
能力が高くなり、従って高精度のロータリエンコーダや
速度検出用タコジェネレータを用いる事なく安価で計測
精度の高い速度検出装置を得る事ができるものである。

また、本発明の速度検出装置を組込んだ速度制御システ
ムではサンプリング周期を一定とした普通のディジタル
制御理論が使えるので、広範囲の分野での応用ができる
上に、サンプリング周期が従来より短いだけ組込み先の
システム性能を向上させる事が可能なため、全体システ
ムとしての安定性の高度化、サンプリング雑音の低減、
エリアスノイズの除去容易化、応答時間の短縮化、制御
誤差の縮少化の上で多大なる効果を得る事ができるもの
である。

【図面の簡単な説明】

第１図は本発明の一実施例に係る速度検出装置のブロッ
ク図、第２図、第３図は第１図の構成の動作を説明する
為のタイムチャート、第４図は従来の速度検出装置のブ
ロック図、第５図は第４図の構成の動作を説明する為の
タイムチャートである。 １・・・シャフトエンコーダ、２・・・マイクロプロセ
ッサシステム回路、３・・・クロックカウンタ回路、４
・・・パルスカウンタ回路、５・・・２ｎ、ｅルス検出
回路、６・・・ｔｏｆ検出回路、７・・・信号発生回路
、８・・・クロックランチ回路、９・・・パルスラッチ
回路、１０・・・信号発生回路、１２・・・タイマ付信
号発生回路、１３・・・パルス４倍化・回転方向判別回
路、１４・・・２ｎパルス検出力ウンタ回路、１５・・
・距離カウンタ回路、１８・・・メモリ回路、１９・・
・距離ランチ回路。 出願人代理人　猪　股　清 集１図 ァ２゜　１本 第３図

Claims (1)

1. 【特許請求の範囲】 １、複数相の回転検出パルス信号を発生するエンコーダ
   と、このエンコーダの出力とクロックパルスに基いて回
   転検出パルスの複数倍の同期化されたパルス信号を送出
   する。ｏルス検出手段と、このｉＲルス検出手段からの
   ノξルス信号をカウントし２’　（ｉ＝０．１．２・・
   ・・・・ｎ）番目のパルスのみを選択して検出する検出
   カウンタ手段と、一定のサンプリング周期の始期から終
   期までクロックツにルスを計数するクロックカウンタ手
   段と、一定のサンプリング周期を発生すると共にサンプ
   リング周期内の半分またはそれ以下の時間の経過後に前
   記検出カウンタ手段の検出した２ｎ番目の・ぐルスの発
   生時刻を検出し、前記クロックカウンタ手段のカウンタ
   データと、前記検出段に送出させる信号発生手段と、前
   記クロックカウンタ手段からのデータに基いて予め定め
   られたテーブルから情報を検索し、前記検出カウンタ手
   段からのデータに基いて検索情報を処理して速度を算出
   するデータ処理手段を備えたことを特徴とする速度検出
   装置。 ２、前記データ処理手段が予め定められたサンプリング
   周期内に検出カウンタ手段で２°ノぞルスな検出できな
   い場合に、予め検出しておいた始動時のデータと、シス
   テムデータに基いて速度を推定演算すると共に、複数サ
   ンプリング周期にわたってカウントされるクロックパル
   スと２０ノξルスの検出時点の情報に基いて推定演算さ
   れた速度を補正する手段を備えたことを特徴とする特許
   請求の範囲第１項に記載の速度検出装置。