JPS60241797A - ステツピングモ−タの制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明はステッピングモータの駆動回路に係り、特に高
速台形波駆動に好適なステッピングモータの速度制御回
路に関する。

（背　景） 従来、ステッピングモータは比較的安価な位置決め機構
として多数用いられている。このステッピングモータの
高速駆動方法として台形波駆動方法がある。この台形波
駆動方法について第１図により説明する。

通常動作の場合は上位のコントロー２から送られてくる
ステップパルスの間隔は、同図（ａ）に示されているよ
うに負荷を考慮したステッピングモータの自起動周波数
程度で一定である。このときステッピングモータは、曲
線ａ′で示されているように、ステップパルスに同期し
て一定速で駆動される。

これに対して台形波駆動では、最初Ｋ、同図ｔｂｌに示
されているように上位のコントローラから必要数のステ
ップパルスが高速に送られてくる。その後、制御回Ｗ＆
は、曲線ｂ′　に示されているように、ステッピングモ
ータを徐々に加速してゆき、最高速度に達したらその速
度を維持し高速駆動する。そして目的位ＵＫ近づいたら
減速をはじめ、目標位置へ高速かつ安定に駆動する。

従来のステッピングモータの制御力法を第２図のフロー
チャートにより説明する。

先ず、ステップ数Ｎを１と置く（ステップ８１）。

次いで、ステップパルスが入力してきたか否かを判断す
る（ステップ８２）。上位のコントローラからステップ
パルスが来ると、制御回路はそのパルス間隔を計る（ス
テップ８３）。そしてこのパルス間隔がある設定時間Ｘ
秒より長ければ直にステッピングモータを１ステツプ駆
動しくステップ８４）、再びステップパルスの待機状態
へ戻る（ステップＳ５→Ｓ６→８１）。つまり、パルス
間隔がある設定時間Ｘ秒より長いときＫは、ステッピン
グモータはステップパルスに同期して駆動される。

これに対し、ステップパルス間隔がＸ秒以下のとき、制
御回路はステップモーフの駆動を行なわず、ステップ数
Ｎ４増加させてゆく（ステラ為１そして・ステップパル
スが来てＸ秒たっても次のパルスが来なければ（ステッ
プＳ３がイエス）、パルスを送り終えたものと判断して
、ステッピングモータの駆動を開始する。すなわち、ス
テップＳ４−８５→Ｓ６→Ｓ８→Ｓ９→Ｓ４のループが
実行される。

このときの駆動タイミング、つまり加速パターンは、１
ステツプ駆動する毎にＲＯＭより読み出されるＴＫよっ
て決定される７、つまり、駆動タイミンクＴを徐々に短
くシてゆくことによりステ２ピングモータを加速してゆ
く。そして最高速に達したら、該駆動タイミングＴを一
定にしその速度を維持し、ステップ斂Ｎがある値以下に
なると今度は逆に電動タイミンクＴを徐々に長くしてゆ
き、ステラピングモータを減速し、ステップｆｉＮが零
になったところて電動を終了する。

以上述べたように、従来のステッピングモータの高速台
形波駆動力法では、上位のコントローラから送られて（
るス５＞）゛パルスをすべて受ケ取り終りｒ　；］）ら
しか、゛実際のステッピングモータの駆４１１１開始し
ないので、ヒの分　位置付時間が長くなるという欠点が
あった。、この値はステップパルスの数が増大する（Ｃ
一つねて増加する。

また従来例では、上位のコントローラから送られてくる
ステップパルスの間隔が通常駆動時は自起動同波数以上
、高車台形波駆動時はＸ秒以下と規定されでおり１．Ｎ
ｌｌｌスル隔がＸ秒以下で自起動周波数以下の時は、ス
テッピングモータが脱調を起こしてしまい正しい駆動が
保証されないという欠点かあった。

（目　的） 本発明の目的は、前記した従来技術の欠点を除去し、位
１１付時間が短いステッピングモータの制御回路を提供
することにある。

（ａ　安） 本発明の特徴は、ステップさせる数を計数すると共に、
該計数値からステッピングモータがステップした数だけ
減算される第１のカウンタ手段と、該ステッピングモー
タの駆動タイミングを保持する記憶手段と、該記憶手段
の指示を寮時間に変える可変タイマ手段と、計数値が前
記第１０カウンタ手段の計数値より小さいときは前記可
変タイマ手段の出力信号を加算し、前記第１０カウンタ
手段の計数値に等しいか大きいときは該可変タイマ手段
の出力信号を減算する第２０カウンタ手段と、前記可変
タイマ手段の指示により前記ステッピングモータを駆動
する駆動回路とを具備し、前記第２のカウンタ手段は前
記記憶手段のアドレスを指示するようにした点にある。

（実施例） 以下、本発明の一実施例を第３図及び第４図により説明
する。ここに、第４図は第３図の主要部の信号のタイミ
ングチャートを示す。なお、第４図中の符号ａ”−ｍは
、第３図中の対応する符号部分の信号を示す。

第３図において、１は上位のコントローラ（図示せず）
から送られてくるステップパルス線、２は同一周波数で
位相のπ／２　ずれたＡ、Ｂ２つのクロ、りを出力する
発振器、３）まステップパルス＋Ａクロックａに同期さ
せるためのＤタイプフリップフロップ、４は入力パルス
ｄの立下りエッヂでパルスｅを出力するワンシミツト回
路である。

また、５は送られてきたステップパルスｅ、ｆの数を記
憶するための２人方向期式の第１のアップ／ダウンカウ
ンタ、６は比較器、７はアップカウント時に最大値まで
達したらカウントを禁止し、この最大値を保持する１人
方向期式のＷＪ２のアップ／ダウンカウンタである。さ
らに、８は加減速パターンを記憶しているリードオンリ
ーメモリ、９１丁人力Ｂクロックｂをカウントしてゆき
　与えられたデータ数までカウントしたら該入力Ｂクロ
ックｂの立下りエッヂに同期したワンシッットパルスｆ
８出力するリセット端子性の可変タイマ、１０はパルス
ｆが１個入力される毎にステッピングモータを１ステツ
プ駆動させる駆動回路、１１はステッピングモータ　１
２は論理和回路である。

図の回路において、第２のカウンタ７のアップ／ダウン
制御入力端子は比較器６のＡ＞Ｂ出力端子に接続されて
いて、Ａ＞Ｂであればアップカウント、Ａ≦Ｂであれば
ダウンカウントする。つまり、第２のカウンタ７は、第
１のカウンタ５の内容が自分の内容より大きければアッ
プカウント、等しいか小さければダウンカウントする。

また第１のカウンタ５の最小値カウント出力端子（Ｍｉ
ｎ）は可変タイマ９のリセット端子に論理和回路１２を
経て接続されており、第１０カウンタ５の内容が零のと
き１′！可変タイマ９の動作を禁止している。

換言すれば、この時、第２０カウンタ７はリセツトされ
ている。

次に本実施例の動作を第４図のタイムチャートを参照し
て説明する。ステップ、−，６ｔレス線１を通って上位
のコントローラ（図示せず）から送られてきたステップ
パルスｃｌｆＤフＩＪツプフＯツブ３によりＡり０２り
ａＫ同期した信号ｄＫｆＪされる。

その後、ワンシ日ット回路４により、Ａクロックの立下
りエッヂに同期したパルスｅに変換され・第１０カウン
タ５のアップ端子に人力するこれＫより、第１０カウン
タ５のカウント値ｇは増加し、零でなくなるので、タイ
マ９のリセットが解除される。

続いて、タイマ９はＢクロックｂのカウントを開始する
。そして、タイマ９はカラン）値がＲＯＭ８の出力と一
致すると、Ｂクロックｂに同期したワンシ！ントパルス
ｆ（又Ｈｔ　／　）を出力する。このパルスｆ（又はｌ
）Ｋより駆動回路１０を介しステッピングモータ１１を
１ステツプ駆動する。

こねと共に、第１０カウンタ５の内容を減少（第４図ｇ
参照）させ、逆に第２０カウンタフの内容を増７Ｉ１１
（ｆｆｉ　４　ｊｑ　ｌ参照）させ、さらにタイマ９自
身の内容をリセッ）（ＮＩＪｎ図り参照）する。

したがって、上位のコントローラから送られてくるステ
ップパルスＣの間隔が、タイマ９から出力されるステッ
ピングモータの駆軸タイミングパルスｆ（又はｌ）の間
隔より長ければ、ｍｌＯカウンタ５の内容は零となり本
制御回路は上位の動作をくり返し、入力ステップパルス
Ｃに同期してステッピングモータ１１を駆動する。

逆に入力ステップパルスＣの間層が駆動タイミングパル
スｆ（又はｌ）の間隔より物かければ、第１０カウンタ
５の内容は増加してゆく。そしてタイマ９よりパルスｆ
（又はｌ）が出力される毎に、ｍ２のカウンタ７の内容
は増加し、それにより指定されるＲＯＭ８の出力が変化
し新しいデータがタイマ９にセットされる。

それ故ＲＯＭＢの内容を１番地が増加する毎にタイマ９
の出力パルス間隔が少しづつ短（なるように設定してお
けば、ステッピングモータ１１はＲＯＭ８で指定した加
速パターンに従い加速してゆ（。そして第２のカウンタ
７Ｉｊ、内容が最大値になるとカウントを禁止しこの最
大値を保持するので、ＲＯＭ８はパルス間隔が最も短い
データを出力する。このため、ステッピングモータ１１
も最高速を維持する。つまり第２のカウンタ７は、加速
及び減速に、要するステップ数がカウント最大値となる
ように設定されている。

第１のカウンタ５の内容は、上位のコントローラからの
ステップパルスＣが入力すると増加し、実際にステップ
モータ１１が１ステツプ移動したら減少するので、常に
残りのステップ数が蓄えられている。それ故、上位のコ
ントローラがステップパルスＣを送り終ると、ステッピ
ングモータ１１が１ステツプ駆動する毎に第１０カウン
タ５の内容は減少してゆく（第４図ｇ参照）。

そして、第１０カウンタ５の内容と第２０カウンタフの
内容が一致すると（第４図の比較器出力ｊがＡ−Ｂ）、
比較器６により第２のカウンタ７のアップ／ダウン制御
入力端子はダウンに固定され、以後第１０カウンタ５と
第２のカウンタ７の内容ｇと１は一致したままステッピ
ングモータ１１の移動に従い減少してゆく。それ故、加
速とまったく逆のパターンでタイマ９の出力パルスｆ（
又はｌ）の間隔が順次長＜　ｒｘす、ステッピングモー
タ１１を減速してゆく。そして、第４図に示されている
ように、第１のカウンタ５の内容ｇが零になるとタイマ
ー９をリセットして（第４図り参照）、ステッピングモ
ータ１１の駆動を終了する。

また、入力ステップパルス数が少なく最高速に達しない
場合は、加減速パターンは第５図に示すように三角形と
なる。−力、入力ステツブパルス数が多く、最高速に達
した後、ステッピングモータの減速中にステップパルス
が入力されたときは、比較器６により第２のカウンタ７
のアップ／ダウン制御入力端子がアップに固定され、直
にステラピングモータ１１を加速するので、加減速パタ
ーンは第６図のようになる。

ワンシ璽ット回路４及びタイマ９の出力パルスｅ及びｆ
（又はｌ）は、同一周波数で位相がπ／２ずれたＡ、Ｂ
２つのクロックａ、ｂＫ同期しており、出力パルス幅を
クロックの１／４以下にしておけば、上位のコントロー
ラから送られてくるステップパルスＣのタイミングがい
かようであっても、第１のカウンタ５のアップ入力端子
とダウン入力端子に同時にパルスｅとｆ（又はｉ）が入
力される仁とはない。このこと（ま言い換えると、上位
のコントローラから送られて（るステップパルスＣのタ
イミングに関係なくステッピングモータ１１を駆動でき
るということである。なお、本実施例ではワンシ目ット
回路４及びタイマ９の出力パルスｅ及びｆ（又はｌ）の
位相差をπ／２としたが、これは必ずしもπ／２である
必要はない。

また、本実施例では、加速パターンと減速パターンをま
ったく対称としたが、第２のカウンタ７のアップ／ダウ
ン制御信号ｋによりＲＯＭ８の番地を変えることＫより
、加速；リーンと減速パターンを変えることも可能であ
る。

本発明はマイクロコンピュータを使っても、実施できる
ことは勿論である。この場合、注意すべきことは、一般
にステッピングモータを高速台形波駆動させる場合には
上位のコントローラから送られてくるステップパルスＣ
は周期が非常に短いので、これをマイコンで計数するこ
とは離しいということである。したがって、高速を要す
る該ステップパルスＣの計数手段、すなわちプリラグフ
ロップ３．ワンシヨツト回路４および第１０カウンタ５
はハードウェアで構成し、他はマイクロコンピュータを
利用し、該マイクロコンビエータによって第１０カウン
タ５の内容を適時読み出して第３図と同様の処理をさせ
るようにするのがよい。

以上述べたように、本実施例によれば、上位のコントロ
ー２からステップパルスが送られて来たらすぐにステッ
ピングモータを駆動できるので、位置付時間が短くなる
という効果がある。また上位のコントロー２から送られ
てくるステップパルス間隔を制限しないという効果があ
る。

本発明は、位置付情報が、上位のコントロー２からステ
ップパルスの数としてシリアルに送られて来ると共に、
位置付時間の大小が装置の性能に大きな影響を与えるよ
うな装置に利用した場合、特に効果が太さい。このよう
な忠用例の一つとして磁気ディスク駆動装置がある。

磁気ディスク駆動装置において、ヘッドの位置決め機構
としてステッピングモータを利用したものがある。この
場合、ステッピングモータの位置付時間がアクセス時間
を支配している。たとえば上位のコントローラから送ら
れてくるステップパルスの間隔が１００μ秒としてシリ
ンダ数が３２０あるとすると、本実施例によると最大３
２ｍ秒アクセス時間が短くなる。

（効　果） 本発明によれば、高速台形波駆動時においても、上位の
コントローラからステップパルスが来たら直にステッピ
ングモータの駆動が出来るので、位置付時間が短くなる
という効果がある。

また・上位のコントローラから送られてくるステップパ
ルス間隔を制限しないという効果もある。

【図面の簡単な説明】

第１図は通常及び高速台形波駆動時の従来のステッピン
グモータの加速度曲線を示す図、第２図は従来の制御回
路の動作を示すフローチャート、第３図は本発明の一実
施例の回路ブロック図、第４図は本発明の一実施例の動
作を示すタイムチャート、第５図及び第６図は本発明の
一実施例によるステッピングモータの加速度曲線を示す
図である。 ２・・・発振器、３・・・ＤタイプフリッグフＯ，プ、
５・・・第１のアップ／ダウンカウンタ、６・・・比較
器、　７・・・第２のアップ／ダウンカウンタ、８・・
・ＲＯＭ、９・・可変タイマ、 代理人弁理士　平　木　道　人 第１図 （ａ）　Ｕ−〜μ−ｌ」−工」− 第５図 第２図 」 ｊ　ｉ　ｊ　瓦　３５　ｊ　暮　巳　ご　ざ　Ｃ↓第　
５　１Ａ ステ、バ速度 スーｊ、パ速度　第　６　図

Claims (2)

【特許請求の範囲】
1. （１）ステップさせる数を計数すると共に、該計数値か
   らステッピングモータがステップした数だけ減算される
   第１のカウンタ手段と、該ステッピングモータの駆動タ
   イミングを保持する記憶手段と、該記憶手段の指示を実
   時間に変える可変タイマ手段と、計数値が前記第１０カ
   ウンタ手段の計数値より小さい時は前記可変タイマ手段
   の出力信号を加算し、前記第１０カウンタ手段の計数値
   に等しいか大きいときは該可変タイマ手段の出力信号を
   減算する第２０カウンタ手段と、前記可変タイマ手段の
   指示により前記ステッピングモータを駆動する駆動回路
   とを具備し、前記第２０カウンタ手段は前記記憶手段の
   アドレスを指示するよう圧したことを特徴とするステッ
   ピングモータの制御回路。
2. （２）前記第１のカウンタ手段の内容を増加および減少
   させる信号を、同一周波数で位相のずれたクロックに各
   々同期させたことを特徴とする特許許請求の範囲第１項
   記載のステッピングモータの制御回路。