JPS5846897A - パルス・モ−タ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はパルスｅモータの制御方式に関する。

パクス・モータは、入力信号としてデジタル（パルス）
、信号を七のま＼利用し、フィード・バック・ループを
用いることなく正確な制御をおこ々うこ・とができる丸
め、デジタル・コンビエータ・システムの各種入出力装
置において、例えば文字゛読取装置における紙送９など
の制御用として広く用いられている。

ところが、パルス−モータの回転速度、すなわちその−
動回路に加えるパルス周波数Ｋｕ負荷トルクによって定
まる制約があり、起動時には自起動回転速度に対応す′
るパルス周波数よシ速いパルスを加えても起動できない
。−たん起動したあとも、最大連続回転速度に制約がち
シ、これに対応するパルス周波数＜＊大連続応答パルス
周波数）よシ速いパルスを加えても、これに追随せず、
′いわゆる脱調状態に陥る０起動後、ある回転速友まで
増速する場合にも、角加速度によって負荷トルクが増加
し、追随可能回転速度の制約をうけるため、急速に加速
することができない。減速の場合も同様である。

またパルス−モータには、大別すると可変リラクタンス
型と永久磁石型の２つの検知があるが、いずれの型であ
っても、ステータのいずれかの相に励磁電流が印加され
ておれば、ロータ側の特定の歯あるいは磁極が前記ステ
ータの励磁相に対向する位置に保持される。しかし、回
転を停止し、相励磁電流が印加されていない状態におい
ては、ステータと四−夕の間の保持力が無くなるかある
いは減少するので、外力によってロータその他の可動部
を動かすと脱調を生ずる０パルス・モータ回転中に摺動
磁電流を断りた場合にも脱調を生ずる０ パルスモータには上述のような利用上の制約があるので
、これを例えば前記文字読取装置における紙送シ制御用
など、主として一定回転速度で用いるような場合、停止
状態からこの一定回転速度まで増速するためには、まず
、駆動回路に自起動周波数のパルスを加え、ステータの
励磁相と、これに対応すべきロータ側の歯あるいは磁極
を一致させ脱調を解消する。ついで所定の割合でパルス
周波数を増加させ所定の回転速ｔＬ壕で増速する。

減速の場合にも所定の割合でパルス周波数を減少させて
いる。

この上うな回転の制御をおこなうため、従門は、税調を
解消するだめの自起動回転速度用と、自起−動回転速度
から所定回転速度まで増速するための増速用の２系統の
制御回路を備え、とれを適宜に選択あるいは切替える方
法、もしくは、脱調の有無にか−わらず、必ず税調を解
消するための自起動回転速度による回転をおこなりたあ
と増速に移る方法が用いられていた。しかし前者の方法
による場合には、自起動回転速度から増速に切替えると
き回転を一時停止させるなどの時間の無駄を生ずるとい
う問題があった。また後煮においては、パルスモータが
脱調していない場合であっても、不必要な低速回転をお
こなわせ、前者と同様に無駄な時間を生ずるという間融
かありた。

本発明は前記のような問題を解消するためになされたも
のであシ、その目的は、パルス拳モータを短時間で所定
の回転速度まで増速することにある０ すなわち、本発明は、入力信号によって記憶数値を増加
あるいは減少するアップ／ダウン・カウンタと、パルス
・モータの回転速度を連続的に増加８速保持、もしくは
連続的に減少させるためにパルス・モータ駆動回路に印
加するパルス周数数のパターンを記憶する第１の記憶転
載とパルス・モータの税調を解消するためパルス・モー
タ駆動回路に印加する自起動パルス周波数のパターンを
記憶する第２の記憶領域とを備えるＲ　ＯＭと、前記ア
ップ／ダウン・カウンタの記憶数値によって指定される
前記ＲＯＭのアドレスの記憶数値の補数をカウントし該
カウントを終りたときノ（ルス・モータ駆動信号を発生
するカウンタと、前記ＲＯＭの第１の記憶領域と第２の
記憶領域のいずれかを指定する手段とを備え、パルス・
モータが脱調状態にあるときのみ前記ＲＯＭの第２記憶
領埴を指定し自起動パルス周波数によってパルス・モー
タを起動したのちに第１の記憶領域を用いて回転速度を
上昇させ、パルス拳モータが脱調状態でないとき−には
第２の記憶領域を指定せず第１の記憶領域のみを用いて
回転速度を上昇させるようにしたものである。

以下、図に示す実施例によって本発明の要旨を具体的に
説明する。

第１図は本発明実施例のシステム・ブロック図を示す。

図において１は入力信号によって記憶数値を増加あるい
は減少するアップ／ダウン・カウンタυ／ＤＣ，２ａパ
ルス・モータの回転速度を連続的に増加、−足保持もし
くは連続的に減少するために後記パルス・モータ駆動ユ
ニットに印加するパルス周波数のパターンを記憶する第
１の記憶領域と、パルス・そ−夕の税調を解消するため
パルス・モータ駆動回路に印加する自起動）（ルス周波
数のパターンを記憶する第２の記憶領域とを備えるＲＯ
Ｍ、３はアップ／ダウン−カウンタの記憶数値によりて
指定される前記ＲＯＭのアドレスの記憶数値の補数をカ
ウントしパルス・モータ駆動信号を発生するカウンタ、
４はパルスモータを駆動するパルス・モータ駆動回路、
５はパルス・モータが脱調状態にあるか否かを判断し、
パルス・モータが税調状態にあると判断したときＲＯＭ
２の第２の記憶領域を指定し、そのスタート・アドレス
をカウンタ３にセットする手段として用いるマイクロ・
プロセッサである。また第２図は第１に示したＲＯＭ２
の構成を示し、■は第１の記憶領域、璽は第２の記憶領
域、０、■、・”’、ｍは第１の記憶領域１の記憶のア
ドレス番号、ｎｌ・・・、Ｕは第２の記憶領域層の記憶
のアドレス番号である０ パルス・モータが脱調する原因は、例えば紙送シ装置に
おいてオペレータが手動によって紙送シをおこなった場
合、パルス・モータ高速回転中に相励磁電流を遮断した
場合給であるが、マイクロ・フロセッサ５は、パルス・
モータの起動に先立って、パルス・モータ税調の原因と
なる前記のような操作の有無を調べ、その結果、脱調し
ていないと判断した場合には°、ＲＯＭ２の第１の記憶
領域Ｉのアドレス番号０の記憶数値をカウンタ３に七ア
トする。カウンタ３は直ちにクロック信号（図示甘ず）
の計数を開始し、前記セットされた数値に加！する。カ
ウンタ３の計数値がその計数可能最大値に達すると桁上
げ信号が出される。すなわち、カウンタ３は、クロック
信号計数開始前にカウンタ３にセットされていた数値の
カウンタ針数可能最大値に対する補数を計数したとき桁
上は信号を出す。この桁上げ信号はパルス・モータ駆動
信号としてパルスモータ駆動回路４に入力されると同時
に、アップ／ダウン・カウンタ１の記憶数値に加算され
る。

アップ／ダウン・カウンタ１の記憶数値に加算がおこな
われると、ＲＯＭ２の第１の記憶領域Ｉのアドレス番号
１の配憶数値がカウンタ３にセットされる。カウンタ３
は直ちにクロック信号の計数を開始し前記セットされた
数値の補数を計数し′九とき桁上げ信号を出す。

以下同様にしてアップ／ダウン・カウンタｌの記憶１ｊ
　４ｆＸの加算とＲＯＭ　２の第１の記憶領域Ｉの中で
アドレス番号の更新がｍまで続けられる　前記のように
、ＲＯＭ２の第１の記憶領域１のアドレス番号０からｍ
まで紘パルス・モータの回転速度を連続的に増加させる
ためにパルス・モータ駆動回路に印加すべきパルス周波
数のパターンが記憶されている。したがってＲＯＭ　２
の第１の記憶領域Ｉの中においてアドレス番号の更新が
続くにつれてカウンタ３のけた上げ信号発生の時間−ｊ
隔は次第に狭くなる。したがりてパルスモー′夕の回転
速度が次第に増加する。

このようにして、ＲＯＭ２の第１の記憶領域ｌの最後の
アドレス番号ｍの記憶数値がカウンタ３にセットされる
と、その桁上信号はノくルス争モータ駆動回路４には入
力されるが、アップ、ダウン・カウンタ１の記憶数値に
対する加算は止められる。即ち、ＲＯＭ２の第１の記憶
領域１の最後のアドレス番号ｍの記憶数値が反復してカ
ウンタ３にセットされるｏしたがって、ノくルス・モー
タの回転速度は一定に保持される。

次に、パルス・モータの起動に先立ち、マイクロ・プロ
セッサ５がパルス・モータ脱調の原因となる前記のよう
な操作の有無を調べ、その結果、脱調しているものと判
断した場合には、！イク四Φプロセッサ５はＲＯＭ２の
第２の記憶領域■の最初のアドレス番号ｎの記憶数値を
カウンタ３にセットする。ＲＯＭ２の第２の記憶領域Ｉ
には、パルスモータの脱調を解消するために用いる自−
起動パルス周波数のパターンが記憶してあシ、前記と同
様なシーケンスによシ、パルス・モータ駆動回路４に対
して自起動パルス周波数のパルスが短時間印加される。

この間に脱調の解消がおヒなわれ、引続きＲＯＭ２の第
１の記憶領域Ｉのアト以下、前記脱調していない場合と
全く同様なシーケンスに従９てパルス・モータの増速が
おこなわれる。

以上説明したように、本発明によれば、パルス・モータ
が脱調状態にあると判断される場合にのみ自起動パルス
周波数による起動をおこなったあと増速パターンのパル
ス周波数によって増律し、脱調していないと判断される
場合には直ちに増速パターンのパルス周波数によって起
動増速をおこ麦うことができるので、本発明を例えｄ文
字読取装置における紙送多制御用に適用する場合、文字
読取装置の処理速度を大幅に向上することができる０

【図面の簡単な説明】

第１図は本発明実施例のシステムのブロック図であシ１
はアップ／ダウンΦカウ〉・夕、２ａＲＯＭ１５はマイ
クｐ・プロセッサを示す。また第２１はＲＯＭ２の構成
図であろう 晃１　図 第２　図

Claims (1)

【特許請求の範囲】
1. 入力信号によって記憶数値を増加または減少するアップ
   ／ダウン・カウンタと、パルス・モータの回転速度を連
   続的に増加、定速保持、もしくは連続的に減少させるた
   めにパルス・モータ駆動回路に印加すゐパルス周波数の
   パターンｉ記憶する第１の記憶領域とパルス・モータの
   税調を解輛するためにパルス・モータ駆動回路に印加す
   る′自起動パルス周波数のパターンを記憶する第２の記
   憶領域とを備えるＲＯＭと、前記アップ／ダウン争カク
   ンタの記憶数値によって指定される前記ＲＯＭのアドレ
   スの配憶数値の補数をカウントし該カラ２、を終え九と
   き２嶋ユ―、−２駆動信号を発生するカウンタと、前記
   ＲＯＭの第１の記憶領域と第２の領−域のいずれかを指
   定する手段とを備え、パルス・モータが脱輪の状態にあ
   るときのみ前記ＲＯＭの第２の記憶領域を指定すること
   によって自起動パルス周波数でパルス・モータを起動す
   ることを特徴とするパルス・モータの制御方式。