JPS60240246A - 伝送装置 - Google Patents

伝送装置

Info

Publication number
JPS60240246A
JPS60240246A JP59097128A JP9712884A JPS60240246A JP S60240246 A JPS60240246 A JP S60240246A JP 59097128 A JP59097128 A JP 59097128A JP 9712884 A JP9712884 A JP 9712884A JP S60240246 A JPS60240246 A JP S60240246A
Authority
JP
Japan
Prior art keywords
section
timing signal
central processing
timing
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59097128A
Other languages
English (en)
Other versions
JPH0418738B2 (ja
Inventor
Nariyuki Fukada
深田 成之
Koichi Kawabe
河辺 公一
Kiyoshi Aoki
清 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JAPANESE NATIONAL RAILWAYS<JNR>
Meidensha Corp
Japan National Railways
Meidensha Electric Manufacturing Co Ltd
Nippon Kokuyu Tetsudo
Original Assignee
JAPANESE NATIONAL RAILWAYS<JNR>
Meidensha Corp
Japan National Railways
Meidensha Electric Manufacturing Co Ltd
Nippon Kokuyu Tetsudo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JAPANESE NATIONAL RAILWAYS<JNR>, Meidensha Corp, Japan National Railways, Meidensha Electric Manufacturing Co Ltd, Nippon Kokuyu Tetsudo filed Critical JAPANESE NATIONAL RAILWAYS<JNR>
Priority to JP59097128A priority Critical patent/JPS60240246A/ja
Publication of JPS60240246A publication Critical patent/JPS60240246A/ja
Publication of JPH0418738B2 publication Critical patent/JPH0418738B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L17/00Apparatus or local circuits for transmitting or receiving codes wherein each character is represented by the same number of equal-length code elements, e.g. Baudot code

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] この発明は多重伝送系における伝送装置に関する。
〔従来技#] 第1図は遠方に散在さnた複数の湘末を中央処理装置側
で集中監視して制御するシステムで、この第1図におい
て、1は中央処理装置で、この装置1は複数の端末3か
ら被制御データ(上り系)全伝送装置2t−介して収集
する。収集されたデータは中央処理装置1で判断し、制
御データ(下り系)として伝送装置2’に介して端末3
に与えらnる。
上記のように構成された集中監視制御システムでは中央
処理装置1と伝送装置2間のデータは互に周期的に動作
している場合、両装置間でデータの転送を行うと以下の
ような不具合が生じる。例えば、中央処理装置1は第2
図Aに示すタイムチャートのように周期的にINのタイ
ミングで被制御データを取り込み、判断し、OUTのタ
イミングで制御データを出力する動作を行う。一方、伝
送装置2は第2図B、Cに示すタイムチャートのように
動作しているとすると、第2図Cに示す被制御データ「
Z」は図示矢印aのように中央処理装置1のINから取
り込まれ、そこで被制御データ「z」が判断さnる。そ
の判断結果は第2図AのタイムチャートのOUTから伝
送装置2に制御データ「Z」(第2図B)として送出さ
nる。このようにして被制御データを処理すると中央処
理装置1と伝送装置2とでは第2図Cに示すように上り
系の場合はα時間、下り系の場合はβ時間の遅nをそれ
ぞt生ずる。なお、前記αの遅れ時間の場合、中央処理
装置側では最大その装置の一周期分の遅【となる。同様
に伝送装置側ではβの遅扛時間はその装置の一周期分の
遅Cとなる。
また、中央処理装置と伝送装置は互いに各別に動作して
いるため、中央処理装置で被制御データrZJ 全取り
込む際、伝送装置のデータ更新等の被制御データに変化
があるときにはそのデータの取り込みケ1周期待機させ
てからそのデータを取り込むために動作時間がさらに長
くなってしまう欠点も生じてしまう。
〔発明の目的〕
この発明は上記の欠点全除去するために、中央処理装置
と伝送装置との動作時間差金一定とし、待ち時間を解消
させ、応答時間の向上を図るようにするとともに伝送変
化時にも障害を与えないようにし九伝送装置全提供する
こと全目的とする。
〔発明の概要〕
この発明は中央処理部からのタイミング信号で下り系の
伝送部に設けらnたタイミング信号発生部上強制的に下
り系の待ち時間が最小となるように制御し、上り系の場
会は中央処理部側でデータを取り込む待ち時間が最小と
なるように上り系の被制御テークの着信するタイミング
金補正させたものである。
〔実施例] 以下図面を参照してこの発明の一実施例全説明する。
第3図において、11は中央処理装置、12は伝送装置
であや、中央処理部[11は中央処理部13、クロック
信号発生器と計数器とからなるタイミング信号発生部1
4、被制御データ入力部15及び制御データ出力部16
から構成さ【ている。
一方、伝送装置t12は中央処理装置11からの制御デ
ータを第1送信部17及び第1受信部18會弁して図示
しない端末に伝送させ、かつ端末からの被制御データを
第2送イ6部19及び第2受信部20會介して中央処理
装置11に伝送させるように構成さしている。また、2
1.22は第1゜第2タイミング信号発生部で、こnら
発生部21゜22の詳細は後述する。23.24は第1
1第2タイミング信号発生部21.22からのタイミン
グ信号、音検出する第11第2タイミングイぎ号検出部
である。なお、26は第2タイミング信号発生部22に
待ち時間を考慮したタイミング信号全手動にて与えるた
めの手動タイミング信号設定器である。
ここで、前記第1タイミング信号発生部21の具体的な
構成について第5図にJ:、0述べる。第5図において
、31はクロック信号発生器で、このクロック信号発生
器31の出力信号は計数器32で計数さnる。なお、説
明の都合上、計数器32は「0」ビット〜「23」ビッ
トまで全計数する場合金側にとつ1述べる。計数器32
はクロック信号発生器31から出力さnるクロック信号
音「0」から「23」ビットまで全計数し、「0」ビッ
ト番目のときに第1送信部17の動作ケ開始させる。し
かし、計数器32が「0」〜「23」ビットの例えば8
ビット番目のときにタイミング信号(※2)が計数器3
2iC与えられると計数器32は強制的1crOJビツ
ト番目に戻される。即ち、リセットさ扛るように構成さ
nている。
次に上記実施例の動作について述べる。中央処理装置1
1は被制御データ入力部15全介して取9込んだデータ
會中央処理部13で判断し、図示しない記憶部に格納す
るとともに図示しない監視装置等に送り、しかる後タイ
ミング信号発生514KJ:り一送出さnたタイミング
信号(※1)で制御データ會制御データ出力部1tl’
57弁して第1送信部17に供給する。第1送信部17
は前述したように第1タイミング信号発生部21の「O
」ビット番目のときにデータの送信を開始させる。いま
、前述のように計数器32が「8」ビット番目全計数し
ていたとすると出力部16から制御データとともに出力
されたタイミング信号(※2)によって計数器32はリ
セットさCて第1送信部17は強制的に動作開始時点に
セットされる。動作−開始時点は周知であるので、説明
は省略する。このように、下p系の伝送装置は待ち時間
が最小となり、制御データは伝送路を弁して第1受信部
17に供給さnる。第1受信部23では伝送さCて来た
制御データから第1タイミング信号検出部23でタイミ
ング信号(※3)を検出する。
しかして、第1受信部18では取り込んだ制御データ全
すべて受信し終えると、その時点で制御データを端末側
に出力させ、これと同時に第2送信部19の第2タイミ
ング信号発生部22に受信完了を示す旨の信号(※4)
全送出して、第2タイミング信号発生部22では中央処
理装置側と伝送装置側間の伝送遅:rL時間を周知の方
法で把握しであるので、この遅れ時間に相応した信号を
手動タイミング信号設定器26を通してセットさせる。
このように遅を時間がセットさnると第2タイミング信
号発生部22では所定の計数動作全行い、カウント値が
「0」に復帰した時点(※5)で第2送信部19より所
望の被制御データt−第2受信部20に伝送する。第2
受信部20では取り込んだ被制御データから第2タイミ
ング信号検出部24でタイミング信号(※6)を検出す
るとともにそのデータを受信し終えるとその時点(※6
)で被制御データを中央処理装置110入力部15に渡
す。
入力部15に渡たされた被制御データを中央処理部13
″に※7のタイミングで取シ込む際、第4図のように第
2受信部20より送出するタイミングと、入力部15か
ら中央処理部13へ出力するタイミングとが遅n時間が
ないように第2タイミング信号発生部22でセットする
遅れ時間は決定しである。なお、第4図Aは第1タイミ
ング信号発生部21のリセット信号、第4図Bは出力部
16から第1タイミング信号発生部21に供給さnるタ
イミング信号(※2)である。
第6図はこの発明の他の実施例を示すブロック図で、こ
の実施例は前記実施例におけるタイミング信号の補正手
段を手動タイミング信号設定器26で行っていたもの全
果2受信部18の出力音用いて自動的に補正させるよう
にしたものである。なお、第3図と同一部分は同一符号
を付して示す。
第6図において、27は比較部で、この比較部27はタ
イミング信号発生部14.21のタイミング信号(※X
)と(※Y)全比較して後述のように比較出力(※8)
全第1送信部17に与える。このように構成した実施例
の動作を第7図を用いて述べる。
第7図に示すように、又は「0」〜「23」ビットの一
周期分を%に分局した信号(※X)であシ、Yは「0」
〜「23」ビットの一周期分を同じく%に分局した信号
(※Y)で、両信号(※x)。
(※Y)は比較器27で比較される。比較の結果、例え
ば信号(※Y)の立下り時点で信号(※X)がマークか
スペースかによって、マークのときは中央処理装置側が
遅れ、スペースのときは七nが進みと判定さ−n1前者
のときには比較出力(※8)を遅れ信号として第1送信
s17に与える。第1送信部17では「0」〜「23」
ビットの制御データの所望のビットに前記遅牡か、進み
かの信号を挿入して一第1受信部18に伝送させる。第
1受信部18では前記実施例と同様IC第1タイミング
信号検出部23でタイミング信号全検出してその信号(
※4)で第2タイミング信号発生部22tリセットさせ
、リセット後、前記遅−n信号(※9)が第2タイミン
グ信号発生部22VCセットされる。
以後の動作は第3図と同様に行わnる。
なお、伝送途中におけるデータの切替による衝!sを緩
和させるには例えば1/100 づつのタイミングで補
正しても良い。
〔発明の効果〕
以上述べたように、この発明によれば、遠方にある端末
と中央処理部側との間に伝送部を設け、その伝送部と中
央処理部との間でデータ伝送信号を授受させる装置にお
いて、前記データ伝送信号授受の際における下り系と上
り系の待ち時間を最小となるように、上り系のデータ伝
送信号の着信するタイミングを補正させるようにしたの
で、中央処理部と伝送部間の動作時間差を一定として待
ち時間上最小にし、応答時間の向上を図ることができる
利点がある。
【図面の簡単な説明】
第1図は遠方監視制御装置の概略的な構成図、元 第2図A、W中央処理及び伝送装置のタイムチャート、
第3図はこの発明の一実施例金示すブロック図、第4図
人から第4図Gは上記実施例の動作を説、明するための
タイムチャート、第5図はタイミング信号発生部の具体
的なブロック図、第6図はこの発明の他の実施例を示す
ブロック図、第7図は第6図の動作を述べるための波形
図でおる。 11・・・中央処理装置、12・・・伝送部@、13−
゛。 中央処理部、14・・・タイミング信号発生部、15・
・・入力部、工6・・・出力部、17,19・・・@1
.第2送信部、18.20・・・第1.第2受信部、2
1゜22°・・第1.第2タイはング信号発生部、23
゜24・・・第1.第2タイミング信号検出部。

Claims (1)

  1. 【特許請求の範囲】 (1) 遠方にある端末と中央処理部との間に伝送部全
    役け、その伝送部と中央処1哩部との間でデータ伝送信
    号全授受させる装置において、前記データ伝送信号授受
    の際における下り系と上り系の中央処理部でのデータの
    待ち時間が最小となるように上り系のデータ伝送部ぎ号
    の着信するタイミング全手動タイミング信号設定器にエ
    フ補正させる補正装置を伝送部に設けたことt特許とす
    る伝送装置。 (2) 前記補正itは中央処理部からのタイミング信
    号でリセットされる第1タイミノグ信号発生部と、この
    第1タイミング信号発生部のタイミング信号を検出する
    第1タイミング信号検出部と、この検出部の検出信号で
    リセットされ、データの着信するタイミング値が入力さ
    れる第2タイミング信号発生部と、この第2タイミング
    信号発生部のタイミング信号を検出する第2タイミング
    信号検出部とからなる特許請求の範囲m1項に記載の伝
    送装置。 (31遠方にある端末と中央処理部との間に伝送部全役
    け、その伝送部と中央処理部との間でデータ伝送信号全
    授受させる装置において、前記データ伝送信号授受の際
    における下り系と上り系の中央処理部でのデータの待ち
    時間が最小となるように上り系のデータ伝送信号の着信
    するタイミング全自動的に補正させる自動補正装置全伝
    送部に設けたこと全特徴とする伝送装置。 (4) 前記自動補正装置は中央処理部のタイミング信
    号発生部と伝送部の第1タイミング信号発生部との両(
    N号を比較する比較部と、この比較部の比較出力と第1
    タイミング信号発生部の出力全検出する第1タイミング
    信号検出部と、この検出部で検出さ扛たタイミング・百
    分でリセットさ扛、かつ比較出力信号の恒によってデー
    タの着信するタイミング値が入力される第2タイミング
    信号発生部と、この第2タイミング信号発生部のタイミ
    ング信号全検出する第2タイミング信号検出部とからな
    る特許請求の範囲第3項に記載の伝送装置。
JP59097128A 1984-05-15 1984-05-15 伝送装置 Granted JPS60240246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59097128A JPS60240246A (ja) 1984-05-15 1984-05-15 伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59097128A JPS60240246A (ja) 1984-05-15 1984-05-15 伝送装置

Publications (2)

Publication Number Publication Date
JPS60240246A true JPS60240246A (ja) 1985-11-29
JPH0418738B2 JPH0418738B2 (ja) 1992-03-27

Family

ID=14183923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59097128A Granted JPS60240246A (ja) 1984-05-15 1984-05-15 伝送装置

Country Status (1)

Country Link
JP (1) JPS60240246A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346845A (ja) * 1986-08-14 1988-02-27 Nec Corp 伝送制御方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947231A (ja) * 1972-09-19 1974-05-07

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4947231A (ja) * 1972-09-19 1974-05-07

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6346845A (ja) * 1986-08-14 1988-02-27 Nec Corp 伝送制御方式

Also Published As

Publication number Publication date
JPH0418738B2 (ja) 1992-03-27

Similar Documents

Publication Publication Date Title
US5751721A (en) System for adjusting timing of output data in response to potential discontinuities in a timing signal
US4549297A (en) Data retransmitting system
JPS61170150A (ja) 時分割多元接続方式における基準局の従局制御装置
JP2002252606A (ja) 同期補正回路
JPS60240246A (ja) 伝送装置
JP3029343B2 (ja) 移動通信における基地局間tdmaフレーム同期方式
JPH025654A (ja) 信号同期方式
JPS60240247A (ja) 伝送装置
JPH11355256A (ja) 同期動作システム
JPH11223687A (ja) 複数計算機間の内部時計同期方式
JP2590694B2 (ja) 同期切替装置
JP2617056B2 (ja) 妨害タイミング発生装置
JP2806568B2 (ja) 共通バス制御方式
CN117493234A (zh) 具备同步功能的中断发生装置
JPH10164774A (ja) 遠方監視制御装置
SU1496013A2 (ru) Устройство дл компенсации искажений типа преобладани
JPH0472837A (ja) データ伝送遅延調整方式
JPS60180244A (ja) サイクリツクデ−タ伝送方式
JPS62105553A (ja) デ−タ通信方式
JPH04108226A (ja) アパーチャ発生回路
JPS6031336A (ja) フレ−ム遅延補正回路
JPS6318844A (ja) ル−プ式デ−タ伝送システムの自動遅延補正回路
JPS6253530A (ja) Tdma通信装置の制御用情報発生回路
JPH02226092A (ja) データ通信システム
JPH07121004B2 (ja) フレーム同期送信タイミング方式