CN117493234A - 具备同步功能的中断发生装置 - Google Patents
具备同步功能的中断发生装置 Download PDFInfo
- Publication number
- CN117493234A CN117493234A CN202311551661.9A CN202311551661A CN117493234A CN 117493234 A CN117493234 A CN 117493234A CN 202311551661 A CN202311551661 A CN 202311551661A CN 117493234 A CN117493234 A CN 117493234A
- Authority
- CN
- China
- Prior art keywords
- interrupt
- signal
- module
- delay
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 75
- 238000003708 edge detection Methods 0.000 claims description 6
- 239000000725 suspension Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 13
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本申请涉及一种具备同步功能的中断发生装置,通过将其中一个中断发生模块作为参考中断模块,当同步输出模块输出的同步信号来临时,基准计时模块根据同步信号、参考中断模块的参考计数数量以及基准计时模块自身的计时时长分别调整各中断模块的计数数量,以改变后续各中断信号输出的时刻,使得输出的参考中断信号与同步信号同步,且其他中断信号依旧与参考中断信号依旧维持调整前的初始相位关系,最终也与同步信号同步,如此仅需采用一路同步信号,即可保证在各中断发生模块的中断信号之间相位关系不变的情况下,实现所有中断信号的同步,方法简单,且同步精度高。
Description
技术领域
本申请涉及同步控制技术领域,特别是涉及一种具备同步功能的中断发生装置。
背景技术
中断发生器可用于产生中断信号,从而输出到中央处理单元进行下一步处理。一个系统中可能存在多个中断发生器,当需要将各中断信号与外部同步信号进行同步时,由于各中断发生器输出的中断信号可能存在特定的相位差,为保证各中断信号在与同步信号同步的同时,各中断信号之间也保持特定的相位关系,因此需要对各中断发生器的中断信号的输出时间进行动态调整。
对此,常用的方式为基于各中断信号之间的相位关系,采用具有同样相位关系的多个同步信号分别对各个中断发生器进行中断同步,使得各中断信号与对应的同步信号同步,最终在各中断信号之间也呈现出同样的相位关系。然而采用多路同步信号进行分别进行中断同步的方式过于繁琐,不便于控制,且若同步信号之间的相位关系存在偏差,则同步后的各中断信号则无法满足特定的相位关系,同步精度低。
发明内容
本申请提供一种具备同步功能的中断发生装置,该中断发生装置仅需采用一路同步信号即可实现高精度同步功能。
一种具备同步功能的中断发生装置,包括:
同步输出模块,用于输出同步信号;
基准计时模块,与所述同步输出模块连接,用于进行基准周期的计时,并在每完成一个所述基准周期的计时后输出基准脉冲;
多个中断发生模块,各所述中断发生模块分别包括:
周期计数单元,与所述基准计时模块连接,用于对所述基准脉冲进行周期性计数,得到计数数量;
波形发生单元,与所述周期计数单元连接,用于若所述计数数量达到所述中断数量,则输出中断信号;
所述基准计时模块还用于获取参考计数数量,并根据所述同步信号、所述参考计数数量以及自身的计时时长分别调整各所述计数数量,以调整所述波形发生单元输出所述中断信号的时刻,使得调整后参考中断信号与所述同步信号同步,且除参考中断模块外的其他所述中断发生模块输出的所述中断信号与所述参考中断信号维持初始相位关系;其中所述参考计数数量为所述参考中断模块的所述计数数量;所述参考中断模块为多个所述中断发生模块中的一者。
在一个实施例中,所述基准计时模块还用于:
若接收到所述同步信号时,所述计时时长在计时阈值以上,且所述参考计数数量在数量阈值以上,则输出预设数量的所述基准脉冲,并重新开始计时;其中所述预设数量等于参考中断数量与所述参考计数数量的差值;所述参考中断数量为所述参考中断模块的所述中断数量。
在一个实施例中,所述数量阈值等于所述参考中断数量与1的差值,所述预设数量为1。
在一个实施例中,所述基准计时模块还用于若接收到所述同步信号时,所述计时时长未达到所述计时阈值,或所述参考计数数量未达到所述数量阈值,则重新开始计时;
各所述中断发生模块还包括:
延时处理单元,分别与所述基准计时模块和所述周期计数单元连接,用于获取并根据所述参考计数数量、所述中断数量和所述参考中断数量计算延时周期;其中若所述中断数量大于或等于所述参考中断数量,则所述延时周期等于所述参考计数数量;若所述中断数量小于所述参考中断数量,则所述延时周期等于所述参考计数数量与所述中断数量的商值的余数值;
延时计数单元,分别与所述延时处理单元和所述同步输出模块连接,用于若接收到所述同步信号时未接收到所述基准脉冲,则控制所述周期计数单元按照所述延时周期暂停所述基准脉冲的计数。
在一个实施例中,所述延时处理单元还用于以所述参考中断数量作为计数周期,对所述基准脉冲进行周期性计数,得到所述参考计数数量。
在一个实施例中,所述中断发生装置还包括:
中断选择模块,分别与各所述中断发生模块的所述延时处理单元和所述周期计数单元连接,用于从各所述周期计数单元中获取各所述中断发生模块的所述中断数量,并从中选择所述参考中断数量输出至各所述延时处理单元。
在一个实施例中,所述基准计时模块还用于若接收到所述同步信号时,所述计时时长未达到所述计时阈值,或所述参考计数数量未达到所述数量阈值,则重新开始计时;
各所述中断发生模块还包括:
延时处理单元,与所述参考中断模块的所述周期计数单元连接,用于以所述中断数量作为计数周期对所述基准脉冲进行周期性计数,并在所述参考计数数量达到所述参考中断数量时进行计数清零,得到延时周期;
延时计数单元,分别与所述延时处理单元和所述同步输出模块连接,用于若接收到所述同步信号时未接收到所述基准脉冲,则控制所述周期计数单元按照所述延时周期暂停所述基准脉冲的计数。
在一个实施例中,各所述周期计数单元还用于若所述计数数量达到所述中断数量,则输出触发信号;
所述中断发生装置还包括:
中断选择模块,分别与各所述中断发生模块的所述延时处理单元和所述周期计数单元连接,用于从各所述周期计数单元中接收所述触发信号,并从中选择输出所述参考中断模块的所述触发信号至各所述延时处理单元;
所述延时处理单元还用于根据所述触发信号进行计数清零。
在一个实施例中,所述延时计数单元还与所述基准计时模块连接,用于以所述延时周期的值作为延时计数值,根据接收到的所述基准脉冲对所述延时计数值进行减计数,直至所述延时计数值为0时,结束对所述周期计数单元的暂停控制。
在一个实施例中,同步输出模块包括:
输入选择单元,用于从多个外部源信号中选择一个所述外部源信号作为目标源信号;
沿检测单元,分别与所述输入选择单元、所述基准计时模块和所述延时计数单元连接,用于在检测到所述目标源信号的目标沿时生成脉冲波形,得到所述同步信号。
在一个实施例中,所述中断发生模块还包括:
输出延时单元,分别与所述周期计数单元和所述波形发生单元连接,用于对所述中断信号进行延时输出。
在一个实施例中,所述中断发生装置还包括:
同步保护模块,分别与所述同步输出模块、所述基准计时模块和各所述延时计数单元连接,用于若在当前时刻接收到所述同步信号,则控制所述基准计时模块和各所述延时计数单元屏蔽下一时刻的所述同步信号,直至接收到所述中断信号,则退出屏蔽控制。
上述中断发生装置通过将其中一个中断发生模块作为参考中断模块,当同步输出模块输出的同步信号来临时,基准计时模块根据同步信号、参考中断模块的参考计数数量以及基准计时模块自身的计时时长分别调整各中断模块的计数数量,以改变后续各中断信号输出的时刻,使得输出的参考中断信号与同步信号同步,且其他中断信号依旧与参考中断信号依旧维持调整前的初始相位关系,最终也与同步信号同步,如此仅需采用一路同步信号,即可保证在各中断发生模块的中断信号之间相位关系不变的情况下,实现所有中断信号的同步,方法简单,且同步精度高。
附图说明
图1为本申请一实施例的中断发生装置的结构框图;
图2为本申请信号S1滞后于同步信号时,信号S1的时刻调整示意图;
图3为本申请另一实施例的中断发生装置的结构框图;
图4为本申请信号B滞后于同步信号时,信号A、信号B和信号C的时刻调整示意图;
图5为本申请信号S2超前于同步信号时,信号S2的时刻调整示意图;
图6为本申请信号B超前于同步信号时,信号B和信号C的时刻调整示意图;
图7为本申请信号B超前于同步信号时,信号A和信号B的时刻调整示意图;
图8为本申请另一实施例的中断发生装置的结构框图;
图9为本申请另一实施例的中断发生装置的结构框图;
图10为本申请另一实施例的中断发生装置的结构框图;
图11为本申请另一实施例的中断发生装置的结构框图;
图12为本申请另一实施例的中断发生装置的结构框图。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明,本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变,所述的连接可以是直接连接,也可以是间接连接。
另外,在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
图1为一实施例的具备同步功能的中断发生装置的结构框图,如图1所示,该中断发生装置包括同步输出模块11、基准计时模块12和多个中断发生模块(图中以13a、13b……13n表示);同步输出模块11用于输出同步信号;基准计时模块12与同步输出模块11连接,用于进行基准周期的计时,并在每完成一个基准周期的计时后输出基准脉冲;各个中断发生模块分别包括周期计数单元131和波形发生单元132,周期计数单元131与基准计时模块12连接,用于对基准脉冲进行周期性计数,得到计数数量;波形发生单元132与周期计数单元131连接,用于若计数数量达到中断数量,则输出中断信号;基准计时模块12还用于获取参考计数数量,并根据同步信号、参考计数数量以及自身的计时时长分别调整各计数数量,以调整波形发生单元132输出中断信号的时刻,使得调整后参考中断信号与同步信号同步,且除参考中断模块外的其他中断发生模块输出的中断信号与参考中断信号维持初始相位关系;其中参考计数数量为参考中断模块的计数数量;参考中断模块为多个中断发生模块中的一者。
基准计时模块12用于实现周期性地计时,计时周期为一个基准周期,并在每完成一个基准周期的计时后输出一个基准脉冲。其中基准计时模块12可为16位的计数器。
各个中断发生模块的周期计数单元131均可接收基准脉冲,且会周期性计量基准脉冲的数量,一旦计数数量达到中断数量,则会重新进行计数,同时波形发生单元132会输出中断信号,如此各中断发生模块会按照各自的中断周期进行中断信号的输出;其中中断数量与基准周期的乘积即为各中断发生模块输出中断信号的中断周期。各周期计数单元131的中断数量可相同也可不同。波形发生单元132可通过内部寄存器选择输出电平信号或脉冲信号形式的中断信号。当选择脉冲信号形式时,中断信号为脉冲信号;当选择电平信号形式时,在每次触发中断时,输出信号的电平会进行翻转。
同步信号的频率可小于或等于参考中断信号的频率,且两者满足整数倍关系。可以理解,同步信号可为短脉冲信号,同步输出模块11可连续输出同步信号,基于同步信号的频率与参考中断信号的频率的关系,参考中断模块在与第一个同步信号进行对齐后,正常情况下后续的参考中断信号也能与相应的同步信号对齐。
中断发生模块的数量可为8个,负责生成一系列中断周期为基准周期的整数倍的中断信号。参考中断模块为多个中断发生模块中的一者,可人为进行选择;各中断发生模块的周期计数单元131在进行基准脉冲的计数时均能得到一个计数数量,基准计时模块12可获取参考中断模块的参考计数数量,当同步信号来临时,结合参考计数数量以及自身的计时时长,基准计时模块12可分别调整各周期计数单元131的计数数量,从而改变各波形发生单元132输出中断信号的时刻,使得之后输出的参考中断信号与同步信号同步,且其他中断发生模块输出的中断信号依旧与参考中断模块输出的参考中断信号依旧维持调整前的初始相位关系,最终达到所有中断信号都与同步信号同步的目的。其中,各周期计数单元131是通过计量基准脉冲的数量得到的计数数量,因此基准计时模块12可通过调整输出的基准脉冲数量来改变计数数量。
本实施例的中断发生装置设有时钟管理模块,用于向各模块提供工作时钟,时钟频率可为200MHz。中断发生装置可通过人为控制工作状态,通过控制其工作寄存器置1,使其进入工作状态,进行中断信号的持续输出;而控制工作寄存器置0,则进入复位状态,此时无中断信号输出。其中,设置其他工作参数的寄存器应在工作寄存器置0,即无中断信号输出时配置,当工作寄存器置1时,其他寄存器不可配置。
上述中断发生装置通过基准计时模块12进行基准周期的计时,并在每完成一个基准周期的计时后输出基准脉冲,多个中断发生模块中的每一中断发生模块的周期计数单元131对基准脉冲进行周期性计数,然后由波形发生单元132在计数数量达到中断数量时输出中断信号,为实现各中断模块与同步信号的同步,可将其中一个中断发生模块作为参考中断模块,当同步输出模块11输出的同步信号来临时,基准计时模块12根据同步信号、参考中断模块的参考计数数量以及基准计时模块12自身的计时时长分别调整各中断模块的计数数量,以改变后续各中断信号输出的时刻,使得输出的参考中断信号与同步信号同步,且其他中断信号依旧与参考中断信号依旧维持调整前的初始相位关系,最终也与同步信号同步,如此仅需采用一路同步信号,即可保证在各中断发生模块的中断信号之间相位关系不变的情况下,实现所有中断信号的同步,方法简单,且同步精度高。
在一个实施例中,基准计时模块12还用于:若接收到同步信号时,计时时长在计时阈值以上,且参考计数数量在数量阈值以上,则输出预设数量的基准脉冲,并重新开始计时;其中预设数量等于参考中断数量与参考计数数量的差值;参考中断数量为参考中断模块的中断数量。
其中,计时时长为基准计时模块12进行基准周期计时时的时长,计时阈值和数量阈值可人为设置,若基准计时模块12在接收到同步信号时,其自身的计时时长在计时阈值以上,且获取的参考计数数量在数量阈值以上,则认为参考中断信号滞后于同步信号,此时基准计时模块12可直接输出预设数量的基准脉冲,预设数量等于参考中断数量与参考计数数量的差值,如此所有中断发生模块均能提前(n*T_base-td)的时长进行中断信号的输出,其中n为预设数量,T_base为一个基准周期,td为同步脉冲来临时基准计时模块12的计时时长。以图2为例,设参考中断模块的参考中断信号为信号S1,中断数量为4,信号S1的原信号发出时刻是在t1时刻,t2为同步信号来临时刻,参考中断滞后时长为(T_base-td),参考计数数量为3,因此预设数量为4-3=1,此时基准计时模块12直接发出1个基准脉冲,并进行计时清零,此时包括信号S在内的所有中断信号均会提前输出,提前的时长等于参考中断滞后时长。
应当理解的是,计数数量为计量的基准脉冲的数量,周期计数单元131在进行计数时,若起始计数值等于0,则计数数量即等于其计数值,若起始计数值不为0,则计数数量即等于计数值与起始计数值的差值,例如图2所示,周期计数单元131的起始计数值为1,当同步信号在t2时刻来临时,计数值为4,因此参考计数数量等于3。
具体地,对于参考中断模块,在接收完预设数量的基准脉冲后,其参考计数数量会达到参考中断数量,此时参考中断模块达到中断触发条件,其波形发生单元132输出参考中断信号,从而实现与同步信号的同步;参考图3所示,设信号B为参考中断信号,其原信号发出时刻是tB1时刻,t0为同步信号来临时刻,因此信号B被提前至t0时刻输出,从而达到与同步信号同步的目的。而对于除参考中断模块外的其他中断模块,由于提前的时间均与参考中断模块提前的时间相同,其余中断信号与参考中断信号仍然能维持初始相位关系,因此最终也能实现与同步信号的同步;以图3为例,信号A和信号C为其余的两个中断信号,其中信号A的中断数量为2,其原信号发出时刻是在tA1时刻发出,同步信号来临时,信号A被提前至t0时刻输出;信号C的中断数量为5,其原信号发出时刻是在tC1时刻发出,同步信号来临时,信号C被提前至tC2时刻输出。信号A、信号B和信号C的初始相位关系维持不变。
如此,基准计时模块12可根据同步信号、参考计数数量以及自身的计时时长确定参考中断信号是否滞后于同步信号,若确定滞后,则通过计时清零并输出预设数量的基准脉冲控制中断信号提前输出,最终使得后续发出的参考中断信号与同步信号对齐,从而实现同步,而其他中断信号均与参考中断信号同步,也即与同步信号同步。该方法简单且由于各中断信号是一并进行同步,因此同步精度更高。
在一个实施例中,数量阈值可等于参考中断数量与1的差值,预设数量为1。
可以理解,数量阈值等于参考中断数量与1的差值,预设数量等于参考中断数量与参考计数数量的差值,也即为1,此时表明同步信号是在参考中断模块中断周期内的最后一个基准周期时来临,原参考中断信号即将在下一时刻发出,为实现各中断信号与同步信号同步,此时仅需输出一个基准脉冲即可,方法简单且便于实现。以图3中信号B为参考中断信号为例,参考中断数量为4,数量阈值为3,t0时刻的同步信号来临时,正处于参考中断模块的第4个基准周期,此时参考计数数量为3,设计时时长td在计时阈值以上,此时基准计时模块12计时清零并输出一个基准脉冲。
如此,将数量阈值设为参考中断数量与1的差值,从而可使得当同步信号在参考中断信号即将发出的时刻来临时,基准计时模块12能够直接输出1个基准脉冲,从而实现各中断信号与同步信号的同步,方法简单且便于实现。
在一个实施例中,如图4所示,基准计时模块12还用于若接收到同步信号时,计时时长未达到计时阈值,或参考计数数量未达到数量阈值,则重新开始计时;各中断发生模块还包括延时处理单元133和延时计数单元134,延时处理单元133分别与基准计时模块12和周期计数单元131连接,用于获取并根据参考计数数量、中断数量和参考中断数量计算延时周期;其中若中断数量大于或等于参考中断数量,则延时周期等于参考计数数量;若中断数量小于参考中断数量,则延时周期等于参考计数数量与中断数量的商值的余数值;延时计数单元134分别与延时处理单元133和同步输出模块11连接,用于若接收到同步信号时未接收到基准脉冲,则控制周期计数单元131按照延时周期暂停基准脉冲的计数。
其中,对于各中断发生模块中的每一中断发生模块,其延时处理单元133可通过基准计时模块12获取参考计数数量,也可以通过向参考中断模块的周期计数单元131获取参考计数数量;中断数量可事先存储在各中断发生模块中,延时处理单元133可直接获取得到;参考中断数量可通过向参考中断模块获取得到。
进一步地,各延时处理单元133在获取得到参考计数数量、中断数量和参考中断数量后,若中断数量大于或等于参考中断数量,则将参考计数数量作为延时周期;若中断数量小于参考中断数量,则将参考计数数量与中断数量的商值的余数值作为延时周期。其中,延时周期是实时计算的,由于参考计数数量在不变化,因此延时周期也在不断变化,延时计数单元134暂停基准脉冲计数时,所采用的延时周期的具体数值与同步脉冲来临时刻的参考中断计数值有关。
延时计数单元134控制周期计数单元131按照延时周期暂停基准脉冲的计数,即控制周期计数单元131暂停一定数量基准脉冲的计数,该数量的值等于延时周期的值。例如设延时周期为2,则周期计数单元131暂停2个基准脉冲的计数。
当同步信号来临时,基准计时模块12会判断计时时长是否达到计时阈值,以及参考计数数量是否达到数量阈值,若不满足任一个条件,则认为参考中断信号超前于同步信号,参考中断超前时长为(k*T_base+td),其中k为参考计数数量,T_base为一个基准周期,td为同步脉冲来临时基准计时模块12的计时时长,此时需要对所有中断信号进行延时。对此,一方面基准计时模块12重新开始计时,即各中断信号延迟时长为td;另一方面由于同步信号来临时基准计时模块12没有输出基准脉冲,延时计数单元134根据没有接收到基准脉冲可得知参考中断信号超前于同步信号,此时进一步进行延时,只需再将各个中断延迟k个基准周期,使得总延迟时长达到(k*T_base+td),即可达到同步效果。然而为避免延迟时长过长,可根据中断数量与参考中断数量之间的大小关系,将延迟时长分为两种情况。其中若中断数量大于或等于参考中断数量,则延时周期等于参考计数数量k,延时计数单元134控制周期计数单元131按照延时周期暂停基准脉冲的计数,即延迟时长为(k*T_base);若中断数量小于参考中断数量,则延时周期等于参考计数数量与中断数量的商值的余数值,即延迟时长为(k%M)*T_base,其中M表示中断发生模块的中断数量。
以图5为例,设参考中断信号为信号S2,参考中断数量为4,信号S2的原信号发出时刻是在t3时刻,t4为同步信号来临时刻,当确定参考中断信号超前同步信号时,参考计数数量k等于0,因此参考中断超前时长等于td,信号S2的延时周期等于参考计数数量0,同时基准计时模块12的计数清零,因此各中断信号的总延时时长为td,等于参考中断超前时长,达到同步效果。
针对中断数量大于或等于参考中断数量的情况,以图6为例,设信号B为参考中断信号,参考中断数量为4,信号B的原信号发出时刻是在tB2时刻,t3为同步信号来临时刻,当确定参考中断信号超前同步信号时,参考计数数量k等于2,因此参考中断超前时长等于2*T_base+td,信号B的延时周期等于参考计数数量2,同时基准计时模块12的计数清零,因此信号B的总延时时长为2*T_base+td,等于参考中断超前时长,延时后信号B的信号发出时刻变为tB3时刻,达到同步效果。信号C的原信号发出时刻是在tC3时刻,信号C的中断数量为5,大于参考中断数量4,信号B的延时周期等于参考计数数量2,同时基准计时模块12的计数清零,因此信号C的总延时时长也为2*T_base+td,等于参考中断信号的总延时时长,因此信号C与信号B的初始相位关系维持不变,信号C也与同步信号同步,延时后信号C的信号发出时刻变为tC4时刻。
针对中断数量小于参考中断数量的情况,以图7的信号A为例,其中信号B为参考中断信号,作为对比,图7也示出了信号B的时刻调整情况;设t5为同步信号来临时刻,此时信号B的参考计数数量为3,信号B的总延时时长为3*T_base+td,信号B的原信号发出时刻是在tB4时刻,延时后信号B的信号发出时刻变为tB5时刻,信号A的原信号发出时刻是在tB4时刻,信号A的中断数量为2,小于参考中断数量4,信号A的延时周期等于参考计数数量与中断数量的商值的余数值,即3%2=1,同时基准计时模块12的计数清零,因此信号A的总延时时长为T_base+td,延时后信号A的信号发出时刻变为tA2时刻,信号A与信号B的初始相位关系维持不变,因此信号C也与同步信号同步。
如此,利用中断发生模块的延时处理单元133计算延时周期,基准计时模块12判断是否满足超时条件,若判断出参考中断信号超前,一方面基准计时模块12直接清零,另一方面由中断发生模块的延时计数单元134根据延时周期控制周期技术单元暂停基准脉冲的计数,最终实现各中断信号与同步信号的同步,实现方式简单且可靠。
在一个实施例中,延时处理单元133还用于以参考中断数量作为计数周期,对基准脉冲进行周期性计数,得到参考计数数量。
可以理解,延时处理单元133与基准计时模块12连接,可接收基准计时模块12输出的基准脉冲,然后与参考中断模块的周期计数单元131一样,以参考中断数量作为计数周期进行周期性计数,从而获取得到参考计数数量,以进行延时周期的计算。如此,相比于通过其他方式直接获取参考计数数量,延时处理单元133通过自身进行计数得到,没有数据传输的延迟,且获取更及时,准确性更高。
在一个实施例中,中断发生装置还包括中断选择模块14,如图8所示,中断选择模块14,分别与各中断发生模块的延时处理单元133和周期计数单元131连接,用于从各周期计数单元131中获取各中断发生模块的中断数量,并从中选择参考中断数量输出至各延时处理单元133。
可以理解,延时处理单元133可从中断选择模块14中获取参考中断数量。具体地,中断选择模块14可获取所有中断发生模块的中断数量,每个中断发生模块的中断数量可带有不同的标识,当确定参考中断模块后,中断选择模块14可从各中断数量中选择出参考中断数量,进而传输至各延时处理单元133以进行延时周期的计算。
在一个实施例中,基准计时模块还用于若接收到同步信号时,计时时长未达到计时阈值,或参考计数数量未达到数量阈值,则重新开始计时;各中断发生模块还包括延时处理单元和延时计数单元;延时处理单元与参考中断模块的周期计数单元连接,用于以中断数量作为计数周期对基准脉冲进行周期性计数,并在参考计数数量达到参考中断数量时对计数进行清零,得到延时周期;延时计数单元分别与延时处理单元和同步输出模块连接,用于若接收到同步信号时未接收到基准脉冲,则控制周期计数单元按照延时周期暂停基准脉冲的计数。
其中,本实施例的中断发生装置与图3实施例的中断发生装置中,基准计时模块和延时计数单元的具体工作原理相同,区别仅在于延时处理单元的工作过程不同。
具体的,各中断发生模块的延时处理单元一方面会对基准脉冲进行周期性计数,其中计数周期为基准周期,即每次计数到基准周期时会复位清零并重新开始计数;另一方面,延时处理单元还会在参考计数数量达到参考中断数量时对计数进行清零,也即延时处理单元对基准周期进行周期性计数时,会在计数达到其中断周期,或者参考计数数量达到参考中断数量时进行复位清零,并重新计数,在这种情况下得到的计数则可作为延时周期。
举例而言,以图6为例,设信号B为参考中断信号,参考中断周期为4,信号C的中断周期为5,记输出信号B的中断发生模块为12b,输出信号C的中断发生模块为12c,中断发生模块12b的实际计数周期等于参考中断周期,其延时处理单元会在计数到第4个基准周期时清零并重新开始计数,当同步信号来临时,其计数为2,因此其延时周期也等于2;中断发生模块12c的延时处理单元会在计数到第4个和第5个基准周期时清零并重新开始计数,由于计数4比计数5先来临,中断发生模块12c的延时处理单元实际上不可能会计数到5,故其真正的计数周期其实是4,与参考中断周期相同。因此中断发生模块12c的延时处理单元的计数其实与图6实施例的参考计数数量k相同,根据图6实施例的具体阐述,参考计数数量k是可直接作为延时周期的,故对于中断数量大于或等于参考中断数量的情况,延时处理单元在该情况下的计数是可作为延时周期的。
针对图7,信号A的中断周期为2,记输出信号A的中断发生模块为12a,中断发生模块12a的延时处理单元会在计数到第2个和第4个基准周期时清零并重新开始计数,当同步信号来临时,中断发生模块12a的延时处理单元的计数数量为1,因此延时周期也为1,与上述图7实施例采用的参考计数数量与中断数量的商值的余数值相同。
综上,延时处理单元以中断数量作为计数周期对基准脉冲进行周期性计数,并在参考计数数量达到参考中断数量时对计数进行清零,得到延时周期可实现各信号的同步。
在一个实施例中,各周期计数单元还用于若计数数量达到中断数量,则输出触发信号;中断发生装置还包括中断选择模块,中断选择模块分别与各中断发生模块的延时处理单元和周期计数单元连接,用于从各周期计数单元中接收触发信号,并从中选择输出参考中断模块的触发信号至各延时处理单元;延时处理单元还用于根据触发信号进行计数清零。
可以理解,延时处理单元对于在参考计数数量达到参考中断数量的判定,可通过中断选择模块来实现。具体的,各周期计数单元可在计数数量达到中断数量时输出触发信号,中断选择模块从各触发信号中选择出参考中断模块的触发信号,从而输出给延时处理单元,以通知延时处理单元参考计数数量达到参考中断数量,方法简单且有效。
此外,波形发生单元对中断信号的输出也可以是根据该触发信号。
在一个实施例中,延时计数单元134还与基准计时模块12连接,用于以延时周期的值作为延时计数值,根据接收到的基准脉冲对延时计数值进行减计数,直至延时计数值为0时,结束对周期计数单元131的暂停控制。
可以理解,延时计数值的初始默认值可为0,此时不进行延时。为实现周期计数单元131按照延时周期暂停基准脉冲的计数,可利用延时计数单元134根据基准脉冲进行减计数,先将延时计数值设置为延时周期的值,延时计数值不为0时,延时计数单元134会控制周期计数单元131暂停计数,每当接收到一个基准脉冲时,延时计数值会减1,当收到的基准脉冲数量等于延时周期时,延时计数值则会减至0,此时延时计数单元134解除对周期计数单元131的控制,如此实现周期计数单元131按照延时周期暂停基准脉冲的计数,实现方式简单。
在一个实施例中,如图9所示,同步输出模块11包括输入选择单元111和沿检测单元112,输入选择单元111用于从多个外部源信号中选择一个外部源信号作为目标源信号;沿检测单元112分别与输入选择单元111、基准计时模块12和延时计数单元134连接,用于在检测到目标源信号的目标沿时生成脉冲波形,得到同步信号。
可以理解,考虑到可能在不同时刻有同步要求,因此可接收多个外部源信号,各外部源信号可携带有不同的同步信号信息,输入选择单元111可根据需要从中选择出一个外部源信号作为目标源信号,然后由沿检测单元112将该目标源信号转换为有效同步脉冲,得到短脉冲形式的同步信号,以便于直接使用。其中,沿检测单元112可支持上升沿同步或下降沿同步。
在一个实施例中,如图10所示,中断发生模块还包括输出延时单元135,输出延时单元135分别与周期计数单元131和波形发生单元132连接,用于对中断信号进行延时输出。
可以理解,周期计数单元131可在计数数量达到中断数量时,输出一个触发波形发生单元132输出中断信号的脉冲,输出延时单元135可通过对该脉冲进行延时,从而实现对波形发生单元132输出的中断信号的延时,如此通过该延时可延迟中断发生模块的中断输出时间,从而控制多个中断信号之间的先后关系;此外输出延时单元135可提供较小时长的延时,延时精度较高,可满足各中断发生模块小范围延时的需求。
在一个实施例中,中断发生装置还包括同步保护模块15,如图11所示,同步保护模块15分别与同步输出模块11、基准计时模块12和各延时计数单元134连接,用于若在当前时刻接收到同步信号,则控制基准计时模块12和各延时计数单元134屏蔽下一时刻的同步信号,直至接收到中断信号,则退出屏蔽控制。
可以理解,每当同步信号来临时,同步保护模块15可开启同步保护功能,控制基准计时模块12和各中断发生模块的延时计数单元134屏蔽下一时刻的同步信号,以避免外部源信号频率过快导致中断信号无法正常输出的情况,直至参考中断模块输出中断信号时解除保护。
本发明实施例还提供一种中断发生装置,如图12所示,包括同步输出模块11、基准计时模块12、多个中断发生模块、中断选择模块14和同步保护模块15;其中同步输出模块11包括输入选择单元111和沿检测单元112;各中断发生模块包括周期计数单元131、波形发生单元132、延时处理单元133、延时计数单元134和输出延时单元135;该中断发生装置中各元件的连接关系及工作原理可参考上述实施例所述,此处不进行赘述。
以上所述仅为本申请的优选实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (12)
1.一种具备同步功能的中断发生装置,其特征在于,包括:
同步输出模块,用于输出同步信号;
基准计时模块,与所述同步输出模块连接,用于进行基准周期的计时,并在每完成一个所述基准周期的计时后输出基准脉冲;
多个中断发生模块,各所述中断发生模块分别包括:
周期计数单元,与所述基准计时模块连接,用于对所述基准脉冲进行周期性计数,得到计数数量;
波形发生单元,与所述周期计数单元连接,用于若所述计数数量达到中断数量,则输出中断信号;
所述基准计时模块还用于获取参考计数数量,并根据所述同步信号、所述参考计数数量以及自身的计时时长分别调整各所述计数数量,以调整所述波形发生单元输出所述中断信号的时刻,使得调整后参考中断信号与所述同步信号同步,且除参考中断模块外的其他所述中断发生模块输出的所述中断信号与所述参考中断信号维持初始相位关系;其中所述参考计数数量为所述参考中断模块的所述计数数量;所述参考中断模块为多个所述中断发生模块中的一者。
2.根据权利要求1所述的中断发生装置,其特征在于,所述基准计时模块还用于:
若接收到所述同步信号时,所述计时时长在计时阈值以上,且所述参考计数数量在数量阈值以上,则输出预设数量的所述基准脉冲,并重新开始计时;其中所述预设数量等于参考中断数量与所述参考计数数量的差值;所述参考中断数量为所述参考中断模块的所述中断数量。
3.根据权利要求2所述的中断发生装置,其特征在于,所述数量阈值等于所述参考中断数量与1的差值,所述预设数量为1。
4.根据权利要求2所述的中断发生装置,其特征在于,所述基准计时模块还用于若接收到所述同步信号时,所述计时时长未达到所述计时阈值,或所述参考计数数量未达到所述数量阈值,则重新开始计时;
各所述中断发生模块还包括:
延时处理单元,分别与所述基准计时模块和所述周期计数单元连接,用于获取并根据所述参考计数数量、所述中断数量和所述参考中断数量计算延时周期;其中若所述中断数量大于或等于所述参考中断数量,则所述延时周期等于所述参考计数数量;若所述中断数量小于所述参考中断数量,则所述延时周期等于所述参考计数数量与所述中断数量的商值的余数值;
延时计数单元,分别与所述延时处理单元和所述同步输出模块连接,用于若接收到所述同步信号时未接收到所述基准脉冲,则控制所述周期计数单元按照所述延时周期暂停所述基准脉冲的计数。
5.根据权利要求4所述的中断发生装置,其特征在于,所述延时处理单元还用于以所述参考中断数量作为计数周期,对所述基准脉冲进行周期性计数,得到所述参考计数数量。
6.根据权利要求4所述的中断发生装置,其特征在于,所述中断发生装置还包括:
中断选择模块,分别与各所述中断发生模块的所述延时处理单元和所述周期计数单元连接,用于从各所述周期计数单元中获取各所述中断发生模块的所述中断数量,并从中选择所述参考中断数量输出至各所述延时处理单元。
7.根据权利要求2所述的中断发生装置,其特征在于,所述基准计时模块还用于若接收到所述同步信号时,所述计时时长未达到所述计时阈值,或所述参考计数数量未达到所述数量阈值,则重新开始计时;
各所述中断发生模块还包括:
延时处理单元,与所述参考中断模块的所述周期计数单元连接,用于以所述中断数量作为计数周期对所述基准脉冲进行周期性计数,并在所述参考计数数量达到所述参考中断数量时对计数进行清零,得到延时周期;
延时计数单元,分别与所述延时处理单元和所述同步输出模块连接,用于若接收到所述同步信号时未接收到所述基准脉冲,则控制所述周期计数单元按照所述延时周期暂停所述基准脉冲的计数。
8.根据权利要求7所述的中断发生装置,其特征在于,各所述周期计数单元还用于若所述计数数量达到所述中断数量,则输出触发信号;
所述中断发生装置还包括:
中断选择模块,分别与各所述中断发生模块的所述延时处理单元和所述周期计数单元连接,用于从各所述周期计数单元中接收所述触发信号,并从中选择输出所述参考中断模块的所述触发信号至各所述延时处理单元;
所述延时处理单元还用于根据所述触发信号进行计数清零。
9.根据权利要求4或7所述的中断发生装置,其特征在于,所述延时计数单元还与所述基准计时模块连接,用于以所述延时周期的值作为延时计数值,根据接收到的所述基准脉冲对所述延时计数值进行减计数,直至所述延时计数值为0时,结束对所述周期计数单元的暂停控制。
10.根据权利要求9所述的中断发生装置,其特征在于,所述同步输出模块包括:
输入选择单元,用于从多个外部源信号中选择一个所述外部源信号作为目标源信号;
沿检测单元,分别与所述输入选择单元、所述基准计时模块和所述延时计数单元连接,用于在检测到所述目标源信号的目标沿时生成脉冲波形,得到所述同步信号。
11.根据权利要求4所述的中断发生装置,其特征在于,所述中断发生模块还包括:
输出延时单元,分别与所述周期计数单元和所述波形发生单元连接,用于对所述中断信号进行延时输出。
12.根据权利要求4所述的中断发生装置,其特征在于,所述中断发生装置还包括:
同步保护模块,分别与所述同步输出模块、所述基准计时模块和各所述延时计数单元连接,用于若在当前时刻接收到所述同步信号,则控制所述基准计时模块和各所述延时计数单元屏蔽下一时刻的所述同步信号,直至接收到所述中断信号,则退出屏蔽控制。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311551661.9A CN117493234A (zh) | 2023-11-20 | 2023-11-20 | 具备同步功能的中断发生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311551661.9A CN117493234A (zh) | 2023-11-20 | 2023-11-20 | 具备同步功能的中断发生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117493234A true CN117493234A (zh) | 2024-02-02 |
Family
ID=89674335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311551661.9A Pending CN117493234A (zh) | 2023-11-20 | 2023-11-20 | 具备同步功能的中断发生装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117493234A (zh) |
-
2023
- 2023-11-20 CN CN202311551661.9A patent/CN117493234A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7940875B2 (en) | System and method for coordinating the actions of a plurality of devices via scheduling the actions based on synchronized local clocks | |
US20200127752A1 (en) | Time synchronization device and time synchronization method | |
CN112019835B (zh) | 动态视觉传感器模组的帧率验证装置、方法及存储介质 | |
US7668891B2 (en) | Adjustable time accumulator | |
JPS60164A (ja) | テレビジヨンフレ−ム信号の同期回路 | |
US11474557B2 (en) | Multichip timing synchronization circuits and methods | |
CN117493234A (zh) | 具备同步功能的中断发生装置 | |
JP3534457B2 (ja) | 信号発生装置 | |
EP1209810A1 (en) | Pulse width modulator responsive to external signals | |
JPH11305812A (ja) | 分散型cpuシステムの同期方法 | |
CN117493235A (zh) | 具备同步功能的中断发生装置 | |
JP2021182808A (ja) | 同期制御システム | |
KR102042423B1 (ko) | 저궤도위성의 gps 동기화 방법 | |
JP2008028570A (ja) | 光電センサ | |
JP3003776B2 (ja) | クロック調整回路 | |
JP2002112067A (ja) | 同期信号発生回路 | |
JPH0157539B2 (zh) | ||
JPS6320051B2 (zh) | ||
US6715017B2 (en) | Interruption signal generating apparatus | |
JPH09149015A (ja) | クロック位相調整回路 | |
KR19980014009A (ko) | 셀프 리세트 회로 | |
JPS60240246A (ja) | 伝送装置 | |
CN115396059A (zh) | 一种时间同步方法和装置 | |
SU940148A1 (ru) | Устройство дл синхронизации вычислительной системы | |
JPH1146189A (ja) | クロック位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |