JPS60233845A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路における静電破壊を防止する半導体集
積回路装置に関する。

（ロ）従来技術 半導体基板（１）内に少な（とも一つのトランジスタ素
子（２）を備え、トランジスタ素子（２）のベースおよ
びコレクタを夫々パッド（３）を介して外部のリード端
子（４）に接続した半導体集積回路装置がある。

この種半導体集積回路装置の静電破壊を防止する方法と
して、第５図に示すように、パッド（３）とペースおよ
びコレクタとの間に抵抗体（７）を直列に接続して、浮
遊容量と抵抗の時定数によりサージ電圧の波形を滑らか
にし、急激なサージ電圧がトランジスタ素子圧入らない
ようにする方法があるつじかし、なから、この方法にお
いては、接続する抵抗体（力の抵抗値が数十から数百オ
ームでは完全な対策とはいえず、抵抗値が数キロオーム
以上必要である。ところが、回路上この位置に数キロオ
ーム以上の抵抗体（力を設けると、パターン面積が大き
くなるばかりか、通常の入力信号の場合に、抵抗体（７
）によって、減衰が生じるため、トランジスタの動作点
がずれたり、回路定数が変化するなど回路上支障をきた
し好ましくない。また、抵抗体（７）をＮ型半導体領域
に形成したＰ型領域で構成した場合、Ｎ型半導体頭載と
ｐ４ｊ、領域との間のＰＮ接今に順方向にサージ電圧が
加わるときは破壊はしないが、逆方向に大きいナージ′
亀圧が加わったとき、ＰＮ接合の耐圧以上の電圧であれ
ば、抵抗体自体が破壊してしまう。そこで、半導体基板
に擬似的に順方向動作するトランジスタ構造の素子を被
保護回路の入力端子と並列に接続し、順逆いずれの方向
のサージ電圧が入っても、上記素子が破壊することなく
トランジスタとして動作させてサージ電圧を吸収するよ
うに構成した静電破壊防止素子がある（特公昭５３−２
１８３８号公報に詳しい。）。しかしながら、この素子
においては、通常の場合においても、入力信号がＮ型ド
ープ層内を経て回路の入力側に送られるように構成され
ているため、ドー！層の内部抵抗により電圧篩ドが生じ
、前述したような問題がある。

また、別の方法としては、外部のリード端子（４）と接
続されるトランジスタ素子（２）のサイズを大きくして
ＰＮ接合面積を大きくする方法である。すなわち、ＰＮ
接合の耐圧を大きくとり、サージ電圧による破壊を防止
する方法である。しかしながら、このトランジスタ素子
とｖｏの立上りの比をとっているトランジスタ素子が複
数個ある場合には、それらのトランジスタ素子も全て同
様にサイズを大きくしなければならず、パターン面積が
大きくなり、パターン設計上不利である。

（ハ）発明の目的 本発明は上述した難点を解消すべくなされたもので、通
常の回路動作に影響を与えずに静電破壊を防止すること
を目的とする。

に）発明の構成 本発明は、半導体基板内にラテラルＰＮＰ型トランジス
タ素子を備え、前記トランジスタ素子のベースおよびコ
レクタを夫々外部端予知接続した半導体集積回路装置に
おいて、前記トランジスタ素子のベース領域およびコレ
クタ領域と同様に形成したＮ型の第１領域およびＰ型の
第２領域からなるダイオード素子を、前記トランジスタ
素子と電気的に分離して半導体基板に設けると共に、前
記第１領域をベース領域に接続し、且つ前記第２領域を
コレクタ領域に接続して、前記トランジスタ素子のベー
ス−コレクタ間にダイオード素子を接続した半導体集積
回路装置である。

（ホ）実施例 以下、本発明の一実施例を第１図ないし第３図に従い説
明する。第１図は本発明による半導体集積回路装置の構
成を示す平面図、第２図は本発明の要部を示す平面図、
第３図は第２図の１ｌＩ−ＤＩ線断面図である。

本発明による半導体集積回路装置は、第１図に示すよう
に、半導体基板（１）内に例えば差動増幅回路の入力ト
ランジスタとして用いるラテラルＰＮＰｆｉ）ランジス
タ素子（２）が設けられる。このトランジスタ素子（２
）のベースおよびコレクタが夫々パッド（３）を介して
外部のリード端子（４）に接続される。

そして、トランジスタ素子（２）のベース領域およびコ
レクタ領域と夫々同様に形成したＮ型の第１領域および
Ｐ型の第２領域とからなるＣ−Ｂ接合ダイオード素子（
５）がトランジスタ素子（２）と電気的に分離して半導
体基板（１）に設けられるっこのダイオード素子（５）
の第１領域をトランジスタ素子（２）のベース領域に接
続すると共に、ダイオード素子（５）の第２領域をコレ
クタ領域に接続して、トランジスタ素子（２）のベース
−コレクタ間にダイオード素子（５）が接続される。

つぎに、本発明の実施例を第２図および第３図を参照し
て詳しく説明する。Ｐ型のシリコン半導体基板（１１上
にＮ−型のエピタキシャル層ａυが形成され、このエピ
タキシャル層αυをＰ　型の分離領域ａ７Ｊで島状に分
離して島領域（１３）（１４）が形成される。

そして、各島領域（１３Ｑ４）の底面には、Ｎ　型の埋
め込み層０５１（１５）が設けられており、島領域α（
至）がラテラルＰＮＰ型トランジスタ素子（２）のベー
ス領域（１３ａ）に、島領域α荀がダイオード素子（５
）の第１領域（Ｍａ）となる。島領域Ｑ３の表面に、ベ
ース拡散によりＰ型のエミッタ領域（１→とこのエミッ
タ領域ｕｅを取り囲むようにＰ型のコレクタ領域（Ｉ７
）が形成される。

このとき、島領域αａの表面に同じくベース拡散により
Ｐ型の第２領域Ｈが形成される。更に、ベース領域（１
３ａ）の表面および第１領域（１４ａ）の表面には夫々
Ｎ　型のコンタクト領域（１１（２０１が形成される。

また、エピタキシャル層ａυ表面には酸化シリコンなど
からなる保護膜（２１）が形成される。この保護膜（２
１Ｊには各領域に通じるコンタクトホールが形成され、
このコンタクトホールを介して各領域とオーミックコン
タクトするアルミニウムなどからなる電極（２か・・・
・・１２６）が配設される。尚、第２図において、斜線
部はコンタクト部を示す。

このように、島領域（１３１にラテラルＰＮＰ型トラン
ジスタ素子（２）、島領域［４）にＣ−Ｂ接合のダイオ
ード素子（５）が形成される。そして、ダイオード素子
（５）の第１領域（１４ａ）のコンタクト領域（４）に
オーミックコンタクトした第１電極Ｃ７２）とトランジ
スタ素子（２）のベース領域（１３ａ）のコンタクト領
域（Ｉｎにオーミックコンタクトしたベース電極（財）
とが接続される。また、第２領域ＵＳにオーミ・ツクコ
ンタクトした第２電極（ハ）とコレクタ領域ａ′７）に
オーミ・ツクコンタクトしたコレクタ電極（ハ）とが接
続される。

尚、エミッタ領域（１Ｂ１にはエミッタ電極（２６）が
オーミックコンタクトされ電極取り出しを行っている。

そして、ベース電極ｃ！ａおよびコレクタ電極（２５１
はパッド＋３）（３）に夫々接続され、このパ・ソドｔ
ａ）（３）にボンディングワイヤ（６）（６）で外部の
リード端子（４）（４）に接続して、トランジスタ素子
（２）のベースおよびコレクタが夫々外部端子に接続さ
れる。すなわち、トランジスタ素子（２）のベース−コ
レクタ間にダイオード素子（５）を逆方向に接続するこ
とにより、第２図に示すように、外部端子とトランジス
タ素子（２）の入力側にダイオード素子（５）が接続さ
れる。

さて、本発明は、通常の場合、入力信号は外部のリード
端子（４）からパッド（３）を経てトランジスタ素子（
２）へ送られる。すなわち、ダイオード素子（５）は逆
方向に接続されているので、ダイオード素子（５）へは
入力信号は流れない。従って、回路動作に何ら影響を及
ぼさない。

ところで、サージ′亀圧が外部端子に加わった場合は、
ダイオード素子（５）とトランジスタ素子（２）とでサ
ージ電圧を夫々分担し、ダイオード素子（５）とトラン
ジスタ素子（２）とが相互してサージ電圧を吸収する。

従って、従来ダイオード素子だけでサージ電圧を吸収さ
せるのと違って、トランジスタ素子（２）とダイオード
素子（５）とが相互にサージ電圧を吸収することにより
、コレクターベース接合面積が実質的に大きくなり、逆
方向電圧の耐圧が上昇し、素子の破壊を防止することが
できるものである。

そして、トランジスタ素子（２）とダイオード素子（５
）とは、そのコレクターベース間の接合面積が同一で静
或破壊耐黛が同じレベルの素子を用いて、そのサイズが
大きい方が望ましい。これは、一方の菓子が静蹴破盛耐
量が他方に比べて小さい場合には、その素子が破壊して
しまうが、双方同一レベルのものであると、理論的には
静電破壊に対して、接合面積が２倍になるので、破壊耐
量も倍になる。

つぎに本発明による半導体集積回路装置（３）とラテラ
ルＰＮＰ型トランジスタ（Ｂ）、Ｃ−Ｂ接合ダイオード
（Ｑを準備し、夫々の外部端子に第４図に示す装置を用
いてサージ電圧を付与し、夫々の破壊電圧を測定した。

尚、Ｃ−Ｂ接合面積は本発明による装置（５）はトラン
ジスタ素子（２）部分がいわゆる最小サイズの２１２５
μｄ、ダイオード素子（５）部分が２１２５μｄである
。また、ＰＮＰｎ）ランジスタ（Ｊ３）およびＣ−Ｂ接
合ダイオード（Ｃ）は同じくＣ−Ｂ接合面積が２１２５
μｄのものを用いた。

測定は、電源（４）からコンデンサ（４１）に充電して
おきスイッチ（４２を切換えることにより、サージ電圧
を測定する半導体装置（４３に加え、加える電源電圧を
変化させてその破壊する電圧を測定した。その結果を第
」表に示す。

第１表 尚、電源電圧は５ｏｏｖまで変化させて測定したので、
上表において８ｏｏｖ以上と記載しているものはサージ
電圧として８００ｖを付与しても素子が破壊しなかった
ことを示す。

第１表から明らかな如く、本発明によれば、トランジス
タ素子とダイオード素子とが相互にサージ電圧を吸収す
ることにより従来装置に比して破壊電圧が向上し、静電
破壊を防止できるのがわかる。また、本発明はダイオー
ド素子をトランジスタ素子と電気的に分離して設けてい
るので、サイリスタ効果などが生じるおそれはない。

（へ）発明の詳細 な説明したように、本発明による半導体集積回路装置に
よれば、通常の回路動作に影響を与えずに、順逆のサー
ジ電圧に対して十分な保護を図ることができる。

【図面の簡単な説明】

第１図は本発明による半導体集積回路装置の構成を示す
平面図、第、２図は本発明の要部を示す平面図、第３図
は第２図の１■−■線断面図である。 第４図は静電破壊電圧を測定する装置の回路図、第５図
は従来の半導体集積回路装置の構成を示す平面図である
。 （１）・・・半導体基板、　（２）・・・トランジスタ
素子、（３）・・・パッド、　（４）・・・リード端子
、　（５）・・・ダイオード素子ｚ（１１・・・Ｐ型半
導体基板、　Ｑｌ）・・・エピタキシャル層、　（１か
・・分離領域、　ｕ飄Ｉ・・・島領域、（１３ａ）・・
・ベース領域、（１４ａ）・・・第１領域、（１６１・
・・エミッタ領域、　法η・・・コレクタ領域、　Ｑ８
・・・第２領域、　（１１，（イ）・・・コンタクト領
域。 出願人　三洋電機株式会社　外１名 代理人　弁理士　佐　野　靜　矢 筒１゛図 第２ｙ ９　２２ 第３１￥１

Claims (1)

【特許請求の範囲】
1. （１）Ｐ型半導体基板上に形成されたＮ型エピタ、キシ
   ャル層を分離領域で島状に分離した島領域をベース領域
   とし、この島領域にＰ型のエミッタ領域およびコレクタ
   領域を形成したラテラルＰＮＰ型トランジスタ素子を備
   え、前記トランジスタ素子のベースおよびコレクタを夫
   々外部端子に・妾続した半導体集積回路装置ｄにおいて
   、前記エピタキシャル層を第１領域とし、この第１領域
   にＰ型の第２領域を形成したダイオード素子を、前記ト
   ランジスタ素子と電気的に分離して半導体基板に設ける
   と共に、前記第１領域をペース領域に接続し、且つ前記
   第２領域をコレクタ領域に接続して、前記トランジスタ
   素子のペース−コレクタ間にダイオード素子を接続する
   ことにより、前記外部端子間にサージ１圧が加わった場
   合に、前記トランジスタ素子とダイオード素子とが相互
   してサージ電圧を吸収することを特徴とする半導体集積
   回路装置。