JPS6023377B2 - 同期装置 - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラムによる制御を用いたデータ
処理装置において、時間関係の制御を効率よく行なう同
期装置に関する。

さらに詳細には、１つのマシンサイクルが複数のサブサ
ィクルで構成され、各マイクロ命令がサブサィクルで実
行される場合に所定のサブサィクルで処理を行なうこと
ができるように構成されたマイクロプログラム制御機構
に関する。

一般にデータ処理装置において、例えば中央処理装置が
入出力制御装置とデータ制御情報の授受を行なう際に、
マシンサイクル中の決められた時間に前記データや制御
情報の送出、受け取りを行なう必要を生じる。このよう
な決められた時間にデータや制御情報の授受をマイクロ
プログラムにより制御することは困難なために、従来に
おいてはマイク。

プログラム制御を用いず、配線論理制御（ワィア「ドロ
ジック制御）により行なわれていた。本発明の目的は従
来配線論理制御により行なわれていた時間関係の制御を
マイクロプログラムによりできるように構成された同期
装置を提供することにある。

次に本発明の同期装置の構成および動作について詳細に
説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、本発明の同期装置は複数個のタイミン
グを発生する第１の手段１と、前記タイミングのいずれ
を選択するかを規定する第２の手段２と、前記第２の手
段により前記タイミングを選択する第３の手段３と、前
記第３の手段およびマイクロ命令によりセットでき次に
実行すべきマイクロ命令のアドレスを保存する第４の手
段４と、現在実行中のマイクロ命令アドレスを一時保存
する第５の手段５と、マイクロ命令を貯蔵する第６の手
段６と、前記第６の手段から読み出されたマイクロ命令
を保持する第７の手段７と、前記第７の手段に保持され
たマイクロ命令を実行するために必要な制御信号を作る
第８の手段８と、外部装置と授受されるデータを保持す
る第９の手段９とから構成されている。タイミングを発
生するための第１の手段１は第２図に示されるような時
間を規定するための４つのタイミングＴ，一Ｔ４と本同
期装置を制御するためのクロックｔを生成し、通常の発
振器とフリップフロップおよびゲート回路とを用いて構
成される。

前記タイミングのいずれを選択するかを規定する第２の
手段２は第３図で示されるように、４個のＤ型フリップ
フロップで構成される。

特定のマイクロ命令の起動により、信号線２２で示され
た４ビットの情報が制御手段８から与えられる信号線８
１で示された制御信号によってセットされる。そしてＤ
型フリップフロップ２−１が１にセットされるとタイミ
ングＴ，の選択を規定し、Ｄ型フリップフロップ２−２
，２一３および２−４が１にセットされると各々タイミ
ングＬ，Ｔ３およびＴ４の選択を規定する。またクリア
端子を介して信号線３１にパルスが与えられることによ
り、４つのＤ型フリツプフロッブは０状態にされる機能
を備えている。

第４図で示すように、タイミングを選択する第３の手段
３は２入力ＡＮＤ−４入力ＯＲゲート３３とＮＡＮＤゲ
ート３４で構成される。

ゲート回路３３は第２の手段２から与えられる信号線２
１の状態に従って第１の手段１で作られたＴ，一Ｔ４を
表わすタイミング信号１１の中から１つのタイミング信
号を選択する。またＮＡＮＤゲート３４はゲート回路３
３で作られた信号３５をクロツクｔを示す信号線１２で
選択し、第４図で示される波形の信号３１と３２を出力
する。第５図は次に実行すべきマイクロ命令のアドレス
を保存する第４の手段４の構成を詳細に示し、１６ビッ
トのマイクロ命令アドレスを保存する１針固の○型フリ
ップフロツプ４０と１６ビット長の２入力加算回路４
１および２入力ＡＮＤ−２入力ＯＲゲート４２とから構
成される。

分岐用マイク。

命令では分岐先を示す１６ビットの情報４４を、またそ
の他のマイクロ命令では加算回路４１で作られた次のマ
イクロ命令アドレスを与える１６ビット長の情報４３を
ゲート回路４２を介してＤ型フリップフロツプ４川こセ
ットすることができる。さらに第３の手段３で作られる
信号線３２にパルス信号が与えられるとＤ型フリツプフ
。ップ４川ますべて０状態にされ、これによってマイク
ロプログラム シークェンスは０番地へ強制的に移る。
２入力加算回路４１は通常の加算ゲートを用いて容易に
構成できる。

この加算回路はＤ型フリップフロツプ４０の情報４６に
値１または信号線４９で示されるマイクロ命令のバリア
ント部を加えたアドレス、または第５の手段５のマイク
ロ命令アドレスにマイクロ命令のバリアント部を加えた
アドレスを作る。マイクロ命令アドレスを一時保存する
第５の手段５は１針固のＤ型フリップフロップで構成さ
れ、マイクロ命令により信号線４７を介して現在実行中
のマイクロ命令アドレスがセットされる。マイクロ命令
を貯蔵する第６の手段６は通常のＩＣメモリで構成され
ており、マイクロ命令アドレスを保持する第４の手段４
から送られる信号線４５で表わされる番地のマイクロ命
令が信号線７３に読み出される。マイクロ命令を保持す
る第７の手段７は８個のＤ型フリップフロップで構成さ
れ、本実施例で使用する８ビット長のマイクロ命令が信
号線７３を介してセットされる。

マイクロ命令を実行するために必要な制御信号を作る第
８の手段８は通常のゲート回路を用いて容易に構成でき
、信号線７２で与えられるマイクロ命令と信号線１２で
与えられるクロック信号とにより各種の制御信号を作成
する。この第８の手段８は通常のマイクロプログラム制
御のデータ処理装置における制御回路と同様に構成でき
るので詳細は省略する。なお本実施例で用いるマイクロ
命令は第２図で示すタイミングＴ，一Ｔ４と同期して実
行され、すべてのマイクロ命令は２００ナノ秒で処理さ
るものとする。

外部装置と授受するデータを保持する第９の手段９は通
常のＤ型フリップフロップを複数個用いて礎成すること
ができ、マイクロ命令によりセットしたり、状態を検査
することができる。

次に本実施例で用いられるマイクロ命令について説明す
る。

第６ａ図はマィクロ命令の一般形式を示し、４ビットの
命令コード部６０と４ビットのバリアント部６１とから
構成される。命令コード部６川まマイクロ命令の動作を
規定し、バリアント部６１は命令コード部６０の規定を
補うため個々のマイクロ命令で各種の目的に用いられる
。第６ｂ図は４ビットの前記第２の手段２に前記タイミ
ングを選択する情報をセットし、且つ現在実行中のマイ
クロ命令アドレスを第５の手段５に一時保存するマイク
ロ命令を示す。このマイクロ命令によりＴｎで表わされ
る４ビットのバリアント部６３が前記第２の手段２にセ
ットされる。第６ｃ図は相対分岐を行なうマイクロ命令
を示し、このマイクロ命令が貯蔵されているアドレスに
２の複数形式で表わされた４ビットのバリアント部６５
を加えて作られるアドレスへ分岐する。第６ｄ図は前記
第５の手段５に保持されたマイクロ命令アドレスと２の
複数形式で表わされたマイクロ命令アドレスと２の複数
形式で表わされた４ビットのバリアント部６７とを加え
て作られるアドレスへ分岐するマイクロ命令を示してい
る。第６ｅ図は４ビットのバリアント部６９を第９の手
段９にセットするマイクロ命令を示す。前記４つのマイ
クロ命令はマイクロ命令を貯蔵する第６の手段６から読
み出されて第７の手段７に保持されたのち、前記第８の
手段８１こより制御されて前記動作カギ了行なわれる。
次に本発明を使用した同期装置を用いて、第９の手段９
を介して２進情報１０００を外部装置へタイミングＴ３
の時間に送る場合についての動作を説明する。

第７図は一連の処理において、前記動作を１００番地か
ら行なう必要が生じた場合に第６の手段６に貯えるマイ
クロ命令を表わす。

一連の処理において、１０抗蜜地のマイクロ命令が実行
されるタイミングはＴ，一Ｔ４のいずれかであるが、処
理の流れによって決まるので固定されない。

このためには、１０抗番地と１０１番地のマイクロ命令
の実行によりタイミングの設定と待ち合わせを行い、０
番地のマイクロ命令により本来の処理を行なうｉ０２番
地のマイクロ命令へ分岐させる。その結果、１０２蚤地
のマイクロ命令はタイミングＴ３で実行させることを可
能にしている。以下、前記動作を詳細に説明する。先ず
１０抗蚤地のマイクロ命令の実行により、２進値“０１
００’’が第２の手段２にセットされまた１０伍蚤地を
示すアドレス１００が第５の手段５にセットされる。

２進値“０１００’’が第２の手段２にセットされるこ
とにより、第３図のフリップフロップ２−２は１状態に
なり、またフリップフロッフ。

２一１と２−３および２一４は０状態になる。

従って第２の手段２はタイミングＴ２に設定されたこと
になる。次に１０１番地のマイクロ命令を実行すること
により、タイミングＴ２になるまで１０１番地にとどま
り、タイミングＴ２になると０番地へ分岐する。この動
作を第４図を用いて詳細に説明する。第２の手段２から
送られる信号線２１と第１の手段１から送られる信号線
１１とによりゲート回路３３は出力信号線３５をタイミ
ングＬになるまで０状態にする。従ってタイミングＴ２
になるまで信号線３２は１状態を維持するので、マイク
ロ命令アドレスを保持するフリップフロップ４０はクリ
ア端子からの動作をうけずゲート回路４２から送られる
１０１番地に常時セットされる。一方タイミングＴ２に
なるとゲート回路３３は出力信号線３５にタイミングＴ
２に相当するパルスを生成し、さらにＮＡＮＤゲート３
４は前記信号線３５とクロツクｔを表わす信号線１２に
より第４図に図示された信号を信号線３１および３２に
生成する。従って前記信号線３２がクリア端子へ導入さ
れることによってマイクロ命令アドレスを保持するフリ
ップフロップ４０はすべて０にされる。さらに前記信号
線３１が第３図に示された前記第２の手段２を構成する
４ビットのフリップフロップ２のクリア端子へ導入され
ることにより、フリップフロップ２はすべて０状態とな
り、これ以降前述のような１０１番地への分岐動作は阻
止される。０番地への分岐により、０番地のマイクロ命
令はタイミングＴ２に実行されることになり、その結果
第５の手段５に保持されたマイクロ命令アドレス１００
とバリアント部で与えられる値２とを加えて作られる１
０２蚤地への分岐動作が行なわれる。

１０２蚤地のマイクロ命令はタイミングＴ３で実行され
ることになり、第９の手段９にはタイミングＴ３に２進
情報“１００びがセットされる。

以上のマイクロ命令の実行によって、決められたタイミ
ングであるＴ３に必要な信号を外部装置へ送る動作が達
成される。以上の実施例を用いた本発明の説明から明ら
かなように、本発明を使用した同期装置を用いることに
よって、決められたタイミングに必要な制御信号や情報
に関する外部装置との受け渡しを実現することができる
。

以上は本発明の一実施例にすぎない。

第５図で示される本実施例においてマイクロ命令アドレ
スを保持する手段４０‘ま信号線３２により強制的に０
にされるが、他の一定番地を示すように一定の値にセッ
トすることもできる。

また本実施例において、Ｔ，一Ｔ４で表わされるタイミ
ング信号はこの同期装置の中に組み込まれているが他の
外部装置から供給されるタイミングを用いるようにする
こともできる。

【図面の簡単な説明】

第１図は本発明を用いた実施例に関するブロック図で、
参照数字１はタイミングを発生する第１の手段、参照数
字２はタイミングを規定する第２の手段、参照数字３は
タイミングを選択する第３の手段、参照数字４はマイク
ロ命令のアドレスを保存する第４の手段、参照数字５は
マイクロ命令アドレスを一時保存する第５の手段、参照
数字６はマイクロ命令を貯蔵する第６の手段、参照数字
７はマイク。 命令を一時保持する第７の手段、参照数字８は命令の実
行を制御する第８の手段、参照数字９は授受情報を保存
する第９の手段を表わす。第２図はタイミングとクロッ
クを示す図、第３図はタイミングを規定する手段の構成
図、第４図はタイミングを選択する手段の回路図、第５
図はマイクロ命令アドレスを保存する手段の詳細図、第
６図はマイクロ命令の形式図、第７図はマイクロ命令が
貯わえられている状態図である。 オ２図 オ３図 オ４図 オ５図 図 下 オ６図 オフ図

Claims (1)

【特許請求の範囲】
1. １ マイクロプログラムにより制御されるデータ処理装
   置において、１つのマシンサイクルの中のサブサイクル
   を規定する複数個のタイミングを発生する第１の手段と
   、マイクロ命令でセツトできる機能を持ち前記タイミン
   グのいずれを選択するかを規定する第２の手段と、前記
   第２の手段により前記タイミングを選択する第３の手段
   と、前記第３の手段およびマイクロ命令によりセツトで
   き実行すべきマイクロ命令のアドレスを保存する第４の
   手段と、現在実行中のマイクロ命令アドレスを一時保存
   する第５の手段と、マイクロ命令を貯蔵する第６の手段
   と、前記第６の手段から読み出されたマイクロ命令を保
   存する第７の手段と、第７の手段に保存されたマイクロ
   命令を前記サブサイクルで実行する制御を行う第８の手
   段と、他の装置と授受する情報を保存する第９の手段と
   を備え、マシンサイクル中の所定のサブサイクルを規定
   する前記タイミングに他の装置との情報授受を可能とす
   る同期装置。